입력의 곱을 반환합니다.

두 웨이브폼 값 또는 두 다이나믹 데이터 타입 값을 이 함수에 연결하면, 에러 입력과 에러 출력 터미널이 함수에 나타납니다. 커넥터 팬은 이 다형성 함수의 기본 데이터 타입을 디스플레이합니다.


icon

입력/출력

  • cdbl.png x —

    x는 스칼라 숫자, 숫자의 배열 또는 클러스터, 숫자 클러스터의 배열 등이 될 수 있습니다.

  • cdbl.png y —

    y는 스칼라 숫자, 숫자의 배열 또는 클러스터, 숫자 클러스터의 배열 등이 될 수 있습니다.

  • idbl.png x*y —

    x*y는 x에 y를 곱한 값입니다.

    • 이 함수를 행렬과 백터를 곱하기 위해서 사용할 수는 없습니다. 대신에 A x B VI를 사용합니다.

    두 행렬을 곱할 때, 첫번째 행렬의 열 개수가 두번째 행렬의 행의 개수와 일치하지 않을 경우 이 함수는 빈 행렬을 반환합니다. 행렬 곱셈에 대한 추가적인 정보는 A x B VI를 참조하십시오.

    행렬 데이터를 입력으로 이 함수에 연결할 때, 행렬 데이터 타입을 사용하는 SubVI를 포함하는 VI는 함수를 대체합니다. 결과 VI는 같은 아이콘을 가지지만 행렬 특정 알고리즘을 포함합니다. 입력으로부터 행렬을 연결 해제할 경우 노드는 VI를 남깁니다. 다른 데이터 타입을 입력으로 연결하여 원래 함수를 복구합니다. 데이터 타입을 함수에 연결하고 데이터 타입이 기본 수학 연산에서 실패를 유발할 경우, 함수는 빈 행렬 또는 NaN을 반환합니다.

    고정 소수점 세부사항

    고정 소수점 값을 [더하기], [빼기], [곱하기], [제곱]과 같은 [숫자형] 함수에 연결하면, 해당 함수들은 일반적으로 워드 길이의 비트를 잃지 않는 값들을 반환합니다. 하지만, 이 작업으로 인해 LabVIEW가 수용하는 최대 워드 길이를 초과하는 값이 생성되는 경우에는 오버플로우 또는 반올림 조건이 발생할 수도 있습니다. LabVIEW가 수용하는 최대 워드 길이는 64 비트입니다. 숫자형 노드 프로퍼티 대화 상자를 사용하여 고정 소수점 데이터의 오버플로우 또는 반올림을 LabVIEW가 어떻게 처리할지 설정합니다.

    LabVIEW FPGA Module 세부사항

    다음 세부사항은 FPGA VI에서 이 객체를 사용할 때 적용됩니다.

    노트 다음 세부사항은 각 LabVIEW FPGA Module 버전에 따라 변경될 수 있습니다.
    Single-Cycle Timed 루프 지원함.
    Usage

    대부분의 FPGA 타겟에는 제한된 수의 임베디드 배율기가 포함되어 있습니다. FPGA Module 컴파일러는 임베디드 곱셈기를 사용하여 모든 임베디드 곱셈기를 점유할 때까지 곱하기 작업을 수행합니다. FPGA 타겟의 임베디드 곱셈기가 부족하면, 컴파일러는 대신 일반 로직 게이트를 사용하게 되고, [곱하기] 함수는 FPGA 리소스 사용에 비해 비용이 많이 들게 됩니다.

    단정도 부동소수 데이터 타입과 함께 이 함수를 사용하는 경우, 리소스 사용, 지연 및 단일 사이클 Timed 루프 지원의 영향에 대해서는 단정도 부동소수 데이터 타입 사용하기 및 FPGA 설계에서 사용할 데이터 타입 선택하기 토픽을 참조하십시오.
    타이밍

    단일 사이클 Timed 루프 내부--단일 사이클 Timed 루프 내부에서 이 함수를 사용하는 경우, 조합 로직 지연은 더 큰 데이터 타입 중 하나인 x 또는 y의 비트 수에 비례합니다.

    단일 사이클 Timed 루프 외부--단일 사이클 Timed 루프 외부에서 이 함수를 사용하는 경우, 1개의 클럭 사이클을 사용하고 하나의 레지스터를 사용합니다.

    고정 소수점 데이터 타입과 함께 이 함수를 사용하는 경우, 오버플로우 및 반올림 모드가 타이밍에 영향을 미칠 수 있습니다.

    리소스 이 함수는 데이터 타입이 더 큰 x 또는 y의 비트 수에 비례하는 FPGA 리소스를 필요로 합니다. 가능한 가장 작은 데이터 유형을 사용하여 FPGA VI를 최적화하는 것이 좋습니다. 고정 소수점 데이터 타입과 함께 이 함수를 사용하는 경우, 오버플로우 및 반올림 모드가 리소스에 영향을 미칠 수 있습니다.
    노트 또한 [ 높은 처리량 곱하기] 함수를 사용하여 FPGA 타겟에서 고정 소수점 연산 및 분석을 수행할 수 있습니다.

    예제

    LabVIEW에 포함된 다음 예제 파일을 참조하십시오.

    • labview\examples\Numerics\Numeric Functions.vi