Xilinx IPデータストレージ
- 更新日2023-02-17
- 2分で読める
Xilinx IPデータストレージ
FIFO、RAM、およびROMに関連したIPを実装します。
さまざまなXilinx IP機能を実装します。
デュアルポートブロックメモリLogiCOREおよびシングルポートブロックメモリLogiCOREを置換しますが、直接ドロップインによる置換ではありません。この発生器を新規のXilinx設計のすべてで使用します。
領域とパフォーマンスが最適化されたROMブロック、シングルおよびデュアルポート分散メモリ、およびXilinx FPGA向けのSRL16ベースのメモリを作成します。
共通または独立した読み取り/書き込みクロック領域を持つ、リソースおよびパフォーマンスに対して最適化されたFIFO、およびオプションとして固定またはプログラム可能なフルおよび空のフラグとハンドシェイク信号を生成します。
SRL16またはSRLC32モードのセレクトRAMを使用して、高速でコンパクトなFIFOスタイルのレジスタ、遅延ライン、または最大256ビット幅および最大1024ワードの深度の時間スキューバッファを生成します。