Distributed Memory Generator

領域とパフォーマンスが最適化されたROMブロック、シングルおよびデュアルポート分散メモリ、およびXilinx FPGA向けのSRL16ベースのメモリを作成します。 コアは、以前にリリースされたLogiCORE分散メモリコアに優先します。分散メモリが必要な場合はいつでも、サポートされているファミリに対するすべての新規設計でこのコアを使用します。

項目タブ上でXilinx IPを構成をクリックして、このノードの入力および出力を構成します。

要ライセンス: いいえ

1378