FIFO発生器

共通または独立した読み取り/書き込みクロック領域を持つ、リソースおよびパフォーマンスに対して最適化されたFIFO、およびオプションとして固定またはプログラム可能なフルおよび空のフラグとハンドシェイク信号を生成します。 FIFO発生器は、ハミングコードベースのエラー検出および訂正などの実装に対するメモリリソースタイプの選択を提供します。また、データの整合性を確実にするのに役立つシステムテストのためのエラー注入システムも提供します。FIFOの深度と幅はパラメータ指定可能で、ネイティブインタフェースFIFOでは、非同期読み取り/書き込みのポート幅もサポートされます。

項目タブ上でXilinx IPを構成をクリックして、このノードの入力および出力を構成します。

要ライセンス: いいえ

インタフェース: AXI4、AXI4-Stream、AXI4-Lite

1378