3D IC를 위한 대형 미세 피치 마이크로 범프 어레이의 프로빙

Ferenc Fodor, imec vzw

"큰 배열(≥1,000) 또는 좁은 피치 간격(≤40 µm)으로 인해 엔지니어들은 오랫동안 이런 마이크로범프를 프로빙하는 것이 불가능하다고 생각해 왔습니다. imec은 NI Semiconductor Test System(STS)를 사용한 고급 테스트 웨이퍼의 대형 아레이 및 미세 피치 마크로범프용 프로토타입 프로브 카드에 대한 특성화 테스트를 수행하는 자동화 시스템 솔루션을 통해 문제를 해결했습니다."

- Ferenc Fodor, imec vzw

과제:

접합 전 액세스를 위한 인터커넥트 마이크로 범프 프로빙으로 3D IC 적층 전 다이 테스트를 실시하여 충분한 화합물 스택 수율 달성.

솔루션:

NI PXI 계측기 및 STS(Semiconductor Test System)를 사용하여 고급 테스트 웨이퍼의 대형 아레이 및 미세 피치 마이크범프용 프로토타입 프로브 카드에 대한 특성화 테스트를 수행하는 자동화 시스템 구축.

필자:

Ferenc Fodor - imec vzw
Bart De Wachter - imec vzw
Erik Jan Marinissen - imec vzw
Jörg Kiesewetter - Cascade Microtech, a FormFactor company
Ken Smith - Cascade Microtech, a FormFactor company

 

세계를 정복하기 위한 3D 적층 IC

3D 적층 IC(3D-SIC) 기술에 대한 연구는 이제 거의 모든 반도체 회사들이 3D-SIC 제품을 출시 또는 발표했거나 비밀리에 그런 제품을 개발하는 수준까지 발전했습니다. 3D-SIC 패키지에서는 여러 개의 칩 다이를 수직으로 적층하여 매우 작은 점유 공간에 이종의 기술을 포함하는 고밀도 집적을 달성함으로써 성능, 전력 및 비용 면에서 상당한 이점을 얻습니다.

 

IC 적층에 있어서 가장 어려운 부분들 중 하나는 결함이 있는 다이를 포함시키지 않으면서 높은 화합물 수율을 유지하는 것입니다. 이를 위해서는 인터커넥트 마이크로범프를 통해 다이를 적층하기 전에 테스트해야 합니다. 그러나 너무 큰 배열(≥1,000) 또는 좁은 피치 간격(≤40 µm)으로 인해 엔지니어들은 오랫동안 이런 마이크로범프를 프로빙하는 것이 불가능하다고 생각해 왔습니다. imec은 NI Semiconductor Test System(STS)를 사용하여 이 문제점을 해결했습니다. 이 솔루션은 고급 테스트 웨이퍼의 대형 어레이 및 미세 피치 마크로범프용 프로토타입 프로브 카드에 대한 특성화 테스트를 수행하는 자동화 시스템입니다.

 

imec은 벨기에 뢰번(Leuven)에 본사를 두고 있으며, 3500명의 연구원을 보유한 나노 전자 및 디지털 기술의 세계적인 R&D 센터입니다. 당사는 200mm 및 300mm 웨이퍼 팹(fab)을 포함한 최첨단 인프라를 활용하여 상위 10개 반도체 회사 중 8개를 포함한 수많은 산업 분야를 위해 연구를 수행합니다. 3D 시스템 통합에 대한 연구 프로그램인 imec 산업 제휴 프로그램에서 당사의 직원들은 산업 파트너, 핵심 공급업체 및 선도적인 학술 파트너의 엔지니어들과 함께 급진적 혁신과 상품화 전 개발을 위해 연구하고 있습니다.

 

imec은 다음과 같은 연구를 통해 10여 년간 3D-SIC 분야에 기여해 왔습니다.
• 실리콘 기판 뒷면에 전기적 연결을 허용하는 TSV(Through-Silicon Via)
• 적층된 다이 간 고밀도 마이크로범프 인터커넥트
• 웨이퍼 박막화, 접합 및 분리
• 다양한 적층 방법(다이 대 다이, 다이 대 웨이퍼, 웨이퍼 대 웨이퍼)
당사는 또한 수많은 테스트 칩에서 시뮬레이션 및 실제 측정을 통해 3D-SIC의 아키텍처, 설계, 제조, 테스트, 신뢰성 및 열 특성을 연구했습니다.

 


3D-SIC 마이크로범프 프로빙의 과제

많은 고정밀 단계들로 인해 반도체 양산은 결함 발생의 가능성이 높습니다. 따라서 모든 IC는 결함 부품을 제거하고 제품의 품질을 보장하기 위해 전기적 테스트를 거쳐야 합니다. 이것은 일반적으로 첨단 기술 노드에 복잡한 다이 설계를 포함하고 있는 3D-SIC에도 해당되므로 오늘날의 가장 진보된 테스트 및 테스트를 위한 설계 접근법을 통해 테스트해야 합니다.

 

또한 3D-SIC 적층 공정 자체에는 수많은 독특한 테스트 과제들이 있습니다. 그 중 하나가 적층 전에 다이를 테스트하는 것인데, 이것은 수용 가능한 화합물 적층 수율을 얻고, 한 개의 결함 다이가 있는 스택에서 양호한 다이들을 잃지 않기 위해 필수적입니다.

 

스택의 비하단 다이들은 밀도가 높아서 기존의 프로브 기술을 사용할 수 없는 대형 미세 피치 마이크로범프 어레이를 통해서만 기능적으로 액세스할 수 있습니다. 접합 전 테스트 액세스를 확보하는 일반적인 방법은 이런 다이에 전용 접합 전 프로브 패드를 장착하는 것입니다[1][2][3]. 그러나 이 방법은 실리콘 면적과 테스트 실행 시간의 증가 및 인터커넥트 성능 감소와 같은 단점을 수반합니다. 전용 접합 전 프로브 패드와 관련된 많은 단점을 피하기 위해 imec과 주요 파트너들은 마이크로범프에서 직접 프로빙이 가능하게 하는 작업에 착수했는데, 이것은 이전에는 불가능하다고 생각되었습니다.

 

최첨단 마이크로범프의 사양은 다음과 같습니다(그림 2 참고).
• 랜딩 범프: Cu, 직경 25μm
• 상단 범프: Cu/Ni/Sn, 직경 15μm

 

 

 

 



시험용 프로브로 당사는 다음과 같은 마이크로범프 어레이에 해당하는 Wide I/O 단일 데이터 속도 DRAM('WIO1')[4]을 위한 JEDEC의 JESD-229 표준을 사용했습니다(그림 3 참고).
• 각 50x6=300개의 범프로 이루어진 4개의 뱅크, 즉 총 1,200개의 마이크로범프
• 마이크로범프 피치: 수평 방향 50μm, 수직 방향 40μm
• 뱅크 간 간격: 수평 방향 6열, 수직 방향 2열

 

 



이런 마이크로범프 어레이에서 프로브 문제는 다음과 같습니다.
1. 대형 마이크로범프 어레이를 위한 충분한 수의 채널을 테스트 시스템에 제공.
1,200개 채널의 테스트 시스템은 일반적으로 비쌉니다. 많은 채널을 가진 소프트 도킹 케이블 인터페이스는 연결 및 유지가 거의 불가능합니다.
2. 마이크로범프에 모든 프로브 팁 랜딩.
고급 프로브 카드는 투명하지 않습니다. 따라서 하방 카메라의 마이크로범프 이미지와 상방 카메라의 프로브 팁 이미지를 소프트웨어로 중첩하여 프로브 팁의 랜딩 위치를 결정하는 첨단 프로브 스테이션이 필요합니다. 서로 연관된 프로브 팁은 물론 웨이퍼상의 여러 다이 위를 오가는 동안 프로브 스테이션에서도 위치 정확도가 굉장히 중요합니다. 가장 작은 마이크로범프는 반경이 7.5μm에 불과하므로 1μm의 오차도 허용되지 않습니다. 실내 온도에서 테스트할 때도 열적으로 안정적인 프로브 챔버가 필요합니다.
3. 프로브 팁과 마이크로범프 사이에 적절한 전기적 접촉 수립.
프로브 접촉부의 품질은 접촉 저항 Rc(Ohm)로 표시됩니다. Rc는 마이크로범프의 소재 및 프로브 팁의 형태와 재료 뿐만 아니라 프로브 스테이션이 웨이퍼를 프로브 팁에 누르는 힘(과도한 이동)과 프로브 팁의 청결도에 따라 결정됩니다. 따라서 프로브 스테이션을 작동하는 동안 웨이퍼 척의 과도한 이동 및 자동화된 팁 세척 절차의 방법과 주기를 신중하게 고려해야 하는데, 이것들은 프로브 팁의 수명에 큰 영향을 주기 때문입니다.
4. 프로브 표시가 있는 경우에는 스택의 인터커넥트 수율에 부정적인 영향을 주지 않아야 합니다.
마이크로범프의 주요 기능은 2개의 적층된 다이 간에 신뢰할 수 있는 전기적 연결을 형성하는 것입니다. 프로브 팁에 의해 발생하는 표시는 인터커넥트 적층 수율을 저하시키지 않아야 합니다. 결과적으로, 프로브 표시는 토폴로지에서 제한되거나 (Sn 범프의 경우) 리플로우 공정을 통해 제거할 수 있어야 합니다.
5. 이 접근법은 경제적으로 실행 가능해야 합니다.
접합 전 테스트는 비용의 제약을 받습니다. 테스트를 수행하는 것이 테스트를 건너뛸 때보다 비용이 많이 들지 않아야 합니다(나중에 제조 공정에서 다른 테스트로 동일한 결함을 잡을 수 있음). 프로브 카드는 소모품이며, 마이크로범프 프로빙에 필요한 고급 프로브 카드의 가격은 너무 비싸지 않아야 합니다.

 

NI의 도움을 받아 실시한 마이크로범프 프로빙의 타당성 입증

이런 과제들을 해결하기 위해 우리는 첨단 Pyramid® RBI(Rocking Beam Interposer) 프로브 카드의 프로토타입을 공급한 선도적인 프로브 카드 공급업체인 Cascade Microtech(미국 오리건 주)와 팀을 구성했습니다(그림 4a 참고). 이 프로브 카드에는 IC 설계용 프로브 코어가 들어 있으며, 코어는 MEMS 형 프로브 팁이 있는 박막을 포함하고 있습니다(그림 4b 참고). Cascade의 고밀도 프로브 코어는 1,200개 이상의 코어 I/O를 지원하는데, 이것은 WIO1에 충분합니다. RBI 프로브 팁은 적절한 전기적 접촉을 이루기 위해 1gf/팁 미만을 필요로 합니다. 팁의 뒤쪽 하단이 웨이퍼와 물리적으로 접촉하며(그림 4c 참고), 프로브 표시는 일반적으로 6μm x 1μm에 불과합니다(그림 7 참고).

 

 

 

이런 프로브 카드를 사용한 마이크로범프 프로빙의 실행 가능성을 입증하기 위해 우리는 (1) 독일 Cascade Microtech의 듀얼 CM300 프로브 스테이션, (2) NI의 PXI 테스트 계측기를 갖춘 하드 도킹 STS 테스트 헤드, (3) Reid-Ashman(미국 유타 주)의 테스트 헤드 조작기 그리고 (4) imec이 LabVIEW 기반으로 개발한 테스트 프로그램 및 데이터 분석 소프트웨어로 이루어진 혁신적인 완전 자동화 테스트 프로그램을 개발했습니다(그림 5 참고).

 

NI STS 테스트 헤드는 T2 모델이며, 이것은 테스트 계측기가 있는 2개의 PXI 랙을 포함하고 있습니다. 랙 1에는 파라메트릭(Parametric) 및 기능 테스트를 위한 계측기가 있습니다. 랙 2는 마이크로범프 프로빙 전용입니다. 여기에는 초대형 스위치 매트릭스(SMX1-9)에 연결된 PXI-4072 디지털 멀티미터(DMM)가 들어 있으며, 스위치 매트릭스는 각각 136개의 출력 컬럼으로 이루어지고 서로 연결된 9개의 PXIe-2535 모듈로 구성됩니다. 이를 통해 우리는 소프트웨어로 제어되는 4개의 DMM 채널을 각각 9x136=1,224 SMX 출력 컬럼 중 하나에 연결할 수 있습니다. 그림 6은 시스템이 한 쌍의 프로브 팁(데이지 체인용) 사이는 물론 단일한 프로브 팁과 그룹을 이룬 다른 모든 프로브 팁(모든 프로브 팁이 프로빙되는 웨이퍼를 통해 단락될 때 그 단일 프로브 팁의 특성 정의용) 사이의 2점 및 4점 (켈빈) 저항 측정을 지원함을 보여줍니다.

 

 

결과 및 결론

300mm 테스트 웨이퍼(자체 설계 및 제조했으며 다양한 소재, 공정, 피치, 직경 및 크기의 마이크로범프 포함)에서 당사는 다음과 같은 사항을 성공적으로 입증했습니다.
• 모든 WIO1 프로브 팁은 해당 마이크로범프에 랜딩합니다(그림 7 참고).
• 프로브 팁과 마이크로범프 사이의 실제 접촉 저항은 Rc ~ 0.1Ohm입니다. 그러나 프로브 코어의 박막을 통과하는 트레이스의 저항이 종종 측정에 포함됩니다. Rc ~ 5 Ohm(그림 8 참고).
• Sn의 프로브 표시는 크지만 Cu의 프로브 표시는 작으며, 리플로우를 통해 제거할 수 있습니다. 4개 사례(프로빙한/프로빙하지 않은 하단/상단)의 마이크로범프에서 적층 인터커넥트 수율 차이가 없다는 것을 실험적으로 증명했습니다[5].
• 비용 모델링을 통해 단일 사이트 테스트에서 Pyramid® 프로브 카드가 비싸기는 하지만 전용 프로브 패드를 통한 접합 전 테스트보다 경제적으로 뛰어나다는 것을 입증했습니다[5].

 

당사는 일반적인 믿음과는 달리 마이크로범프 프로빙이 기술적으로 그리고 경제적으로 실현 가능하다고 결론을 내립니다.

 

 

 

당사는 NI 제품 사용에서 다음과 같은 이점을 발견했습니다.
• NI STS 하드 도킹 테스트 헤드를 사용하면 수동 케이블 인터페이스로는 가능하지 않은 1,200개 이상의 계측기-프로브 연결을 만들 수 있습니다.
• PXIe-2535 스위치 매트릭스 모듈은 FET 스위치의 수명이 무제한인 초대형 스위치 매트릭스가 되도록 연결을 허용합니다. 무제한 동시 교차점 연결은 프로브 검사를 수행할 수 있는 능력을 제공합니다.
• 시험 시간이 짧습니다. 초당 ~ 100회의 2점 저항 측정을 실시할 수 있습니다.
• NI 테스트 계측기는 저렴한 가격에 제공됩니다.
• LabVIEW는 프로그래밍하기 쉬운 인터페이스를 시스템에 제공합니다.
• 사용자 정의된 자체 개발 시스템이지만 벨기에의 NI 지사에서 지원을 받을 수 있으며, 필요하면 텍사스 주 오스틴에 있는 NI의 R&D 전문가로부터도 도움을 받을 수 있습니다.

 

 

 

당사는 이제 이 테스트 시스템을 사용하여 imec의 내부 테스트 칩의 품질을 정기적으로 점검합니다. 또한 고객 및 파트너들은 실제 3D-SIC 제품에서 마이크로범프 프로빙에 이 시스템을 사용하는 것에 큰 관심을 보이고 있으며, 당사는 그들과 적극적으로 지식을 공유하고 있습니다. 현재 당사는 고온에서 40μm 피치의 마이크로범프 어레이를 프로빙하고, 20μm 피치 마이크로범프 어레이도 프로빙하는 방법을 연구하고 있습니다.

 

감사 인사

이 작업의 일부는 프로젝트 EA4KET, Key Enabling Technologies를 위한 반도체 장비 평가(http://www.sea4ket.eu), 부속 프로젝트 3DIMS, 3D 통합 측정 시스템에서 수행되었습니다. 이 프로젝트는 지원 협약 No. IST-611332에 따른 연구, 기술 개발 및 시연을 위한 유럽연합 7차 프로그램(European Union’s Seventh Programme)으로부터 연구 자금을 지원 받습니다.

 

참고 자료

[1] Jung-Sik Kim et al., ‘A 1.2V 12.8GB/s 2Gb Mobile Wide-I/O DRAM with 4×128 I/Os Using TSV-Based Stacking’, IEEE International Solid State Circuits Conference (ISSCC’11), pp. 496–498, February 2011, doi:10.1109/ISSCC.2011.5746413
[2] Christian Freund. ‘Wide-IO DRAM – ST-Ericsson’s First Mobile Processor Using TSV 3D-IC Technology’, in CDNLive! EMEA, Munich, Germany, May 2011
[3] Jung-Sik Kim et al. ‘A 1.2 V 12.8 GB/s 2 Gb Mobile Wide-I/O DRAM With 4×128 I/Os Using TSV Based Stacking’, IEEE Journal of Solid-State Circuits, 47(1):107–116, January 2012, doi:10.1109/JSSC.2011.2164731
[4] JEDEC Standard, ‘Wide-I/O Single Data Rate’, JESD229, December 2011
[5] Erik Jan Marinissen, Bart De Wachter, Ken Smith, Jörg Kiesewetter, Mottaqiallah Taouil, Said Hamdioui, ‘Direct Probing on Large-Array Fine-Pitch Micro-Bumps of a Wide-I/O Logic-Memory Interface‘, IEEE International Test Conference (ITC'14), Seattle, Washington, USA, October 2014, doi:10.1109/TEST.2014.7035314
[6] Mireille Matterne, Bart De Wachter, Ferenc Fodor, Erik Jan Marinissen, Jörg Kiesewetter, Mario Berg, Torsten Kern, Ken Smith, Eric Hill, ‘A Full-Automatic Test System for Direct Probing of JEDEC Wide-I/O Micro-Bumps’, IEEE European Test Symposium (ETS’16), Amsterdam, the Netherlands, May 2016

 

 

필자 정보:

Ferenc Fodor
imec vzw
Kapeldreef 75
Leuven
Belgium
Tel: +32 16 28-7625
ferenc.fodor@imec.be

그림 1. 3D-SIC의 단면 개념도(왼쪽), 적층된 2개의 다이의 단면 사진(오른쪽)
그림 2. 전형적인 최첨단 마이크로범프 Cu 하단 마이크로범프(왼쪽), Cu/Ni/Sn 상단 마이크로범프(가운데), 단면 개략도(오른쪽)
그림 3. JEDEC의 WIO1 마이크로범프 어레이[4]
그림 4. Pyramid RBI 프로브 카드 및 프로브 코어 프로브 카드(왼쪽), 프로브 코어(가운데), 프로브 팁(오른쪽)
그림 5. 마이크로범프 프로빙을 평가하는 완전 자동화 테스트 시스템
그림 6. 대형 마이크로범프 어레이의 프로빙을 위한 STS 테스트 헤드의 랙 2 랙 2(왼쪽), 랙 2는 2점 및 4점 저항 측정을 지원함(오른쪽)
그림 7. WIO1 마이크로범프 어레이의 네 모퉁이에 있는 작은 프로브 표시
그림 8. WIO1 마이크로범프가 있는 300mm 웨이퍼의 테스 트 결과 실패 횟수 웨이퍼 맵(왼쪽), 개별 WIO1 터치 다운의 Rc 결과가 있는 프로브 맵 (오른쪽)