특정 조건이 발생할 때까지 서브다이어그램 내에서 코드를 반복합니다. While 루프는 항상 최소한 한 번은 실행됩니다.


icon

While 루프의 구성요소

  • —서브다이어그램―While 루프가 매 반복마다 한 번 실행하는 코드를 포함합니다.
  • —반복 터미널 (i)―현재 루프 반복 카운트를 제공합니다. 루프 카운트는 항상 처음 반복에서 0으로 시작합니다. 반복 카운트가 2,147,483,647, 즉 231-1을 초과하면, 이후에 실행이 계속되어도 반복 터미널은 계속 2,147,483,647에 머무릅니다. 2,147,483,647보다 큰 반복 카운트가 필요한 경우에는, 더 큰 정수 범위의 시프트 레지스터를 사용하면 됩니다.
  • —조건 터미널―불리언 입력 값을 계산하여 While 루프의 실행을 계속할지 결정합니다. 루프가 참 또는 거짓의 불리언 값에 따라 정지하도록 지정하려면, 루프의 연속 동작을 설정합니다. 또한 조건 터미널에 에러 클러스터를 연결하여 루프가 언제 정지할지 결정할 수 있습니다.
    • 팁 조건 터미널에 정지 버튼을 자동으로 연결하는 While 루프를 생성하려면, 실행 컨트롤 팔레트에서 While 루프를 추가합니다.

    LabVIEW FPGA Module 세부사항

    다음 세부사항은 FPGA VI에서 이 객체를 사용할 때 적용됩니다.

    노트 다음 세부사항은 각 LabVIEW FPGA Module 버전에 따라 변경될 수 있습니다.
    Single-Cycle Timed 루프 지원되지 않습니다.
    Usage 반복(i) 터미널은 최대값인 2^31 - 1에 도달할 때 포화되는 32비트 부호있는 정수입니다.
    타이밍 While 루프는 반복 사이에 두 개의 클럭 사이클의 오버헤드가 발생합니다. While 루프가 초기화된 시프트 레지스터를 포함하는 경우, 시프트 레지스터 값을 초기화하기 위해서는 첫번째 반복 전에 한 클럭 사이클이 소요됩니다. While 루프에 놓인 코드는 일반적으로 단일 사이클 Timed 루프에 놓인 코드보다 더 오래 실행됩니다.
    리소스 While 루프는 작은 상태 머신으로 구성되어 있습니다. 시프트 레지스터는 데이터 타입의 폭에 비례하여 FPGA 리소스를 필요로 합니다. 루프 오토인덱서는 각 배열 원소에 대한 숨겨진 시프트 레지스터로 구성됩니다.

    While 루프 설정하기

    While 루프의 문제 해결하기