정수 입력을 스케일하여 요청된 고정 소수점 타입의 출력을 생성합니다. 이 함수는 설정 가능한 오버플로우 핸들링이 있는 입력의 연산 이동과 같으며, 입력의 최하위 비트가 출력의 최하위 비트가 되도록 제약됩니다.


icon

입력/출력

  • cunkn.png 고정 소수점 타입 —

    고정 소수점 타입은 정수 데이터로 변환하려는 고정 소수점 데이터 타입입니다. 프로퍼티 대화 상자의 데이터 타입 페이지에서 고정 소수점 데이터 타입을 설정할 수 있습니다. LabVIEW는 고정 소수점 타입에 연결한 상수나 컨트롤의 모든 데이터를 무시합니다. 이 입력을 연결하지 않은 채로 두고, 프로퍼티 대화 상자의 출력 설정 페이지에서 출력 데이터 타입을 설정할 수 있습니다.

  • ci32.png 정수형 —

    정수는 스케일하려는 데이터입니다. 모든 정수 데이터 타입은 정수가 될 수 있습니다.

  • iunkn.png 고정 소수점 —

    고정 소수점은 요청된 고정 소수점 데이터 타입에 맞게 변환된 입력 데이터입니다.

    • 정수의 워드 길이가 고정 소수점 타입의 워드 길이보다 크거나 작은 경우, LabVIEW는 정수를 요청된 고정 소수점 타입으로 캐스트하기 전에 먼저 정수를 고정 소수점 타입의 정수 워드 길이로 변환합니다. 정수의 최하위 비트는 고정 소수점의 최하위 비트가 되기 때문에 올림을 할 필요가 없습니다.

    이 함수의 기본 동작을 덮어쓰려면, 함수에서 마우스 오른쪽 버튼을 클릭하고 바로 가기 메뉴에서 프로퍼티를 선택하여 프로퍼티 대화 상자의 출력 설정 페이지를 디스플레이합니다. 이 대화 상자를 사용하여 이 함수의 출력 셋팅을 설정할 수 있습니다.

    노트 [정수형을 고정 소수형으로 캐스트] 함수는 변환 함수와 변환 함수 함수, 타입 캐스트 함수, 2의 거듭제곱으로 스케일 함수의 원소를 결합합니다. [정수형을 고정 소수형으로 캐스트] 함수는 캐스트와 같이 비트를 다시 해석하는 작업을 수행하지만, 정수와 고정 소수점 알고리즘을 결합할 때 흔히 발생할 수 있는 숫자 오버플로우 및 부호 확장 문제도 처리합니다.

    LabVIEW FPGA Module 세부사항

    다음 세부사항은 FPGA VI에서 이 객체를 사용할 때 적용됩니다.

    노트 다음 세부사항은 각 LabVIEW FPGA Module 버전에 따라 변경될 수 있습니다.

    고정 소수점 함수는 배열 입력을 지원하지 않습니다. 그러나 다음 조건을 충족하는 경우, 배열 데이터를 이러한 함수에 원소 대 원소로 전달할 수 있습니다:

    • 단일 사이클 Timed 루프 안에 있는 For 루프 안에 함수를 놓음
    • For 루프 터널에서 자동 인덱싱을 활성화합니다.
    • 지원되는 다른 함수와 함께 함수를 사용
    • 시프트 레지스터 또는 피드백 노드를 포함하지 않음

    예제

    LabVIEW에 포함된 다음 예제 파일을 참조하십시오.

    • labview\examples\Numerics\Fixed-Point Cast.vi