x가 y보다 큰 경우 참을 반환합니다. 그렇지 않은 경우, 이 함수는 거짓을 반환합니다. 이 함수의 비교 모드를 변경할 수 있습니다.

데이터 타입의 배열 또는 클러스터를 같은 데이터 타입의 스칼라와 비교하고 불리언 값의 배열 또는 클러스터를 생성할 수 있습니다. 커넥터 팬은 이 다형성 함수의 기본 데이터 타입을 디스플레이합니다.


icon

입력/출력

  • cdbl.png x —

    x는y 와 비교할 값

  • cdbl.png y —

    y는 반드시x 와 같은 타입이어야 합니다

  • ibool.png x > y? —

    x > y?은 연산의 불리언 결과를 반환합니다.

    When you compare arrays, x > y? is a scalar in Compare Aggregates mode and a Boolean array in Compare Elements mode (default).

    • FPGA 모듈 세부사항

    다음 세부사항은 FPGA VI에서 이 객체를 사용할 때 적용됩니다.

    노트 다음 세부사항은 각 LabVIEW FPGA Module 버전에 따라 변경될 수 있습니다.
    Single-Cycle Timed 루프 지원함.
    Usage 이 함수를 단정도 부동소수 데이터 타입과 함께 사용하는 경우,단정도 부동소수 데이터 타입 사용하기 FPGA 설계에서 사용할 데이터 타입 결정하기에서는 리소스 사용, 지연 시간 및 단일 사이클 Timed 루프 지원의 의미에 대해 설명합니다.
    타이밍

    단일 사이클 Timed 루프 내부 --단일 사이클 Timed 루프내에서 비교 함수를 사용하는 경우, 조합 로직 지연은 비교하는 데이터 타입의 폭에 비례합니다.

    단일 사이클 Timed 루프 밖에서 --단일 사이클 Timed 루프밖에서 비교 함수를 사용하는 경우, 각 비교 함수는 하나의 클럭 사이클을 취합니다.

    비교 함수를 고정 소수점 데이터 타입과 함께 사용하는 경우,오버플로우 및 반올림 모드는 타이밍에 영향을 미칠 수 있습니다.

    리소스 비교 함수는 비교하는 데이터 타입의 폭에 비례하여 FPGA 리소스를 사용합니다.