입력의 절대값을 반환합니다.

커넥터 팬은 이 다형성 함수의 기본 데이터 타입을 디스플레이합니다.


icon

입력/출력

  • cdbl.png x —

    x는 스칼라 숫자, 고정 소수점 수, 숫자의 배열 또는 클러스터, 숫자 클러스터의 배열 등이 될 수 있습니다.

    x는 부호없는 정수가 될 수 없습니다. 왜냐하면 부호없는 정수는 음이 아닌 정수만 표현하기 때문입니다.

  • idbl.png abs(x) —

    abs(x)는 x의 절대값입니다.

    x가 x = a + bi의 형태, 즉 x가 복소수일 때 다음 방정식은 abs(x)를 정의합니다:

    • 행렬 데이터를 입력으로 이 함수에 연결할 때, 행렬 데이터 타입을 사용하는 SubVI를 포함하는 VI는 함수를 대체합니다. 결과 VI는 같은 아이콘을 가지지만 행렬 특정 알고리즘을 포함합니다. 입력으로부터 행렬의 연결을 해제하면 노드는 VI로 남아 있게 됩니다. 다른 데이터 타입을 입력으로 연결하여 원래 함수를 복구합니다. 데이터 타입을 함수에 연결하고 해당 데이터 타입이 기본 수학 연산에서 실패를 유발할 경우, 함수는 NaN을 반환합니다.

    x의 절대값이 x의 데이터 타입 범위를 벗어나면, abs(x)는 데이터 타입의 범위 내에 속하는 값으로 오버플로우됩니다. 예를 들어, x가 8비트 정수이고 x의 값이 -128이면, 128이 -128부터 127까지의 8비트 정수 범위를 벗어나므로 abs(x)는 -128을 반환합니다.

    LabVIEW FPGA Module 세부사항

    다음 세부사항은 FPGA VI에서 이 객체를 사용할 때 적용됩니다.

    노트 다음 세부사항은 각 LabVIEW FPGA Module 버전에 따라 변경될 수 있습니다.
    Single-Cycle Timed 루프 지원함.
    Usage 단정도 부동소수 데이터 타입과 함께 이 함수를 사용하는 경우, 리소스 사용, 지연 및 단일 사이클 Timed 루프 지원의 영향에 대해서는 단정도 부동소수 데이터 타입 사용하기 및 FPGA 설계에서 사용할 데이터 타입 선택하기 토픽을 참조하십시오.
    타이밍

    단일 사이클 Timed 루프 내부--단일 사이클 Timed 루프 내부에서 이 함수를 사용할 때 조합 로직 지연은 x의 비트 수에 비례합니다.

    단일 사이클 Timed 루프 외부--단일 사이클 Timed 루프 외부에서 이 함수를 사용하는 경우, 1개의 클럭 사이클을 사용하고 하나의 레지스터를 사용합니다.

    고정 소수점 데이터 타입과 함께 이 함수를 사용하는 경우, 오버플로우 및 반올림 모드가 타이밍에 영향을 미칠 수 있습니다.

    리소스 이 함수는 x의 비트 수에 비례하는 FPGA 리소스를 필요로 합니다. 고정 소수점 데이터 타입과 함께 이 함수를 사용하는 경우, 오버플로우 및 반올림 모드가 리소스에 영향을 미칠 수 있습니다.

    예제

    LabVIEW에 포함된 다음 예제 파일을 참조하십시오.

    • labview\examples\Numerics\Numeric Functions.vi