FPGA I/Oメソッドノード

シングルサイクルタイミングループの内外でサポートされるメソッドは、ターゲットおよびI/O項目によって異なります。詳細については、特定のFPGAターゲットのハードウェアドキュメントを参照してください。

メソッドによって、使用できるパラメータが異なります。また、サポートされるメソッドはFPGAターゲットの種類やI/Oリソースによって異なります。FPGAターゲットによっては、メソッドをサポートしていないものもあります。メソッドには、パラメータを持たないものや、複数のパラメータを持つものもあります。

双方向デジタルI/Oラインとポートを持つFPGAターゲットでは通常、双方向I/O項目で以下のメソッドを使用できます。

• 出力データ設定メソッドーデジタルラインまたはポートに、それらを有効にすることなくデータを書き込みます。データ出力を設定メソッドを使用して連続的なDIOリソースへの書き込みのパフォーマンスを最適化できます。データ入力のデータタイプは、I/O項目によって異なります。たとえば、I/O項目がデジタルラインの場合、データはブールデータタイプとなります。
• 出力有効化を設定メソッドーデジタル入出力リソースが外部入力を読み取るか出力を書き込むかを指定します。デジタルラインでは、このメソッドにTRUEを配線するとリソースがデータを書き込めるようになります。このメソッドにFALSEを配線するとリソースが外部データを読み取れるようになります。有効入力のデータタイプは、I/O項目によって異なります。たとえば、I/O項目がデジタルラインの場合、有効はブールデータタイプを必要とし、I/O項目が8ビットデジタルポートの場合、有効はU8データタイプを必要とします。U8のバイナリ入力値はデジタルポートの個々のラインに対応します。0はFALSE入力、1はTRUE入力です。
• タイミング入力データを取得ー外部のデジタルラインからデータを読み取ります。タイミング出力有効化を設定メソッドを使用するか、ブロックダイアグラムをリセットした後で、外部入力を読み取るようにDIOリソースを構成すると、有効でTRUEが返されます。このメソッドを使用して、FPGAターゲット上のDIOリソースから継続的な読み取り操作を実行することができます。データでは、ブールデータタイプのみがサポートされています。
• タイミング出力データ設定メソッドーデジタルラインに、ラインを有効にすることなくデータを書き込みます。出力を書き込むようにDIOリソースを構成すると、準備完了ではTRUEが返されます。このメソッドを使用して、FPGAターゲット上のDIOリソースから継続的な書き込み操作を実行することができます。データでは、ブールデータタイプのみがサポートされています。
• タイミング出力有効化を設定メソッドーDIOリソースが外部入力を読み取るか出力を書き込むかを指定します。ラインI/Oの方向が変わると、安定はTRUEを返します。シングルサイクルタイミングループでこのメソッドを使用した場合、有効値を変更したときと安定値がTRUEを変更したときの間のクロックサイクルの数は、FPGAターゲットによって異なります。デジタルラインでリソースがデータを書き込めるようにするには、有効をTRUEに設定してください。リソースが外部データを読み取れるようにするには、有効をFALSEに設定します。NIでは、出来る限りこのメソッドを使用して、FPGAターゲット上にDIOリソースを構成することを推奨します。有効では、ブールデータタイプのみがサポートされています。シングルサイクルタイミングループの外側でこのメソッドを使用すると、整定は常にTRUEを返します。

エラー処理の詳細

LabVIEW標準のエラー入力パラメータとエラー出力パラメータを関数に追加するには、ブロックダイアグラムでFPGA I/Oメソッドノードを右クリックして、ショートカットメニューからエラー端子を表示を選択します。エラー端子を使用すると、VI内のデータフローを容易に形成できます。また受信したデータの有効性も確認できます。エラー通知の方法は、FPGAターゲットによって異なる場合があります。個々のFPGAターゲットでのエラー通知の詳細については、それぞれのFPGAターゲットのハードウェアのドキュメントを参照してください。