データ操作パレットの詳細 (FPGAモジュール)
- 更新日2025-01-28
- 4分で読める
このトピックには、データ操作関数 パレット。
メモ このトピックの情報は、LabVIEW FPGAモジュールのバージョンによって内容が異なる可能性があります。
| シングルサイクルタイミングループ | サポートあり |
| 使用 | なし |
| タイミング | この関数は、内部レジスタを持たないため実行クロックサイクルは必要ありません。 |
| リソース | この関数は単なる配線操作であるため、FPGAリソースを必要としません。 |
| シングルサイクルタイミングループ | サポートあり |
| 使用 | ビットシフト操作は、符号付き整数の符号ビットを含むすべてのビットをシフトします。符号付き整数の符号を保持するには、「2の累乗でスケール」 関数。 |
| タイミング | シングルサイクルタイミングループの内側―この関数をシングルサイクルタイミングループ内で使用すると、組み合わせ論理の遅延はxのビット数に比例します。 シングルサイクルタイミングループの外側―この関数をシングルサイクルタイミングループの外側で使用すると、実行に1クロックサイクルと1レジスタが必要となります。 |
| リソース | この関数は、xのビット数に比例するFPGAリソースを必要とします。 |
| シングルサイクルタイミングループ | サポートあり |
| 使用 | なし |
| タイミング | シングルサイクルタイミングループの内側―この関数をシングルサイクルタイミングループ内で使用すると、組み合わせ論理の遅延はxのビット数に比例します。 シングルサイクルタイミングループの外側―この関数をシングルサイクルタイミングループの外側で使用すると、実行に1クロックサイクルと1レジスタが必要となります。 |
| リソース | この関数は、xのビット数に比例するFPGAリソースを必要とします。 |
| シングルサイクルタイミングループ | サポートあり |
| 使用 | シングルサイクルタイミングループ内では、この関数に配列やクラスタ入力を配線できません。 |
| タイミング | この関数は、内部レジスタを持たないため実行クロックサイクルは必要ありません。 |
| リソース | この関数は単なる配線操作であるため、FPGAリソースを必要としません。 |
| シングルサイクルタイミングループ | サポートあり |
| 使用 | シングルサイクルタイミングループ内では、この関数に配列やクラスタ入力を配線できません。 |
| タイミング | この関数は、内部レジスタを持たないため実行クロックサイクルは必要ありません。 |
| リソース | この関数は単なる配線操作であるため、FPGAリソースを必要としません。 |
| シングルサイクルタイミングループ | サポートあり |
| 使用 | この関数は、固定小数点以外のすべてのデータタイプの配列およびクラスタ入力をサポートしています。 |
| タイミング | この関数は、内部レジスタを持たないため実行クロックサイクルは必要ありません。 |
| リソース | この関数は単なる配線操作であるため、FPGAリソースを必要としません。 |
| シングルサイクルタイミングループ | サポートあり |
| 使用 | この関数に固定小数点データタイプを配線できません。 |
| タイミング | この関数は、内部レジスタを持たないため実行クロックサイクルは必要ありません。 |
| リソース | この関数は単なる配線操作であるため、FPGAリソースを必要としません。 |
| シングルサイクルタイミングループ | サポートあり |
| 使用 | この関数に固定小数点データタイプを配線できません。 |
| タイミング | この関数は、内部レジスタを持たないため実行クロックサイクルは必要ありません。 |
| リソース | この関数は単なる配線操作であるため、FPGAリソースを必要としません。 |