このトピックには、 タイプをアサート パレット。

メモ このトピックの情報は、LabVIEW FPGAモジュールのバージョンによって内容が異なる可能性があります。
ストラクチャタイプの一致をアサート
シングルサイクルタイミングループ サポートあり
使用 この関数は実行時には何もしません。2つの入力データタイプが同じでない場合に発呼者VIを壊します。
タイミング この関数は実行時には何もしないため、実行クロックサイクルを必要としません。
リソース この関数は実行時には何もしないため、FPGAリソースを消費しません。
ストラクチャタイプの不一致をアサート
シングルサイクルタイミングループ サポートあり
使用 この関数は実行時には何もしません。入力タイプが指定された不一致入力のいずれかのデータタイプと同じ場合、発呼者VIを壊します。
タイミング この関数は実行時には何もしないため、実行クロックサイクルを必要としません。
リソース この関数は実行時には何もしないため、FPGAリソースを消費しません。
タイプ特化ストラクチャ
シングルサイクルタイミングループ サポートあり
使用 FPGA VIでタイプ特化ストラクチャを使用すると、コンパイル時にコンパイル結果が評価され、1つのサブダイアグラムだけがコンパイルされます。
タイミング このストラクチャの開始から終了までの時間はFPGAに影響しません。
リソース タイプ特化ストラクチャの1つのサブダイアグラムだけがFPGAにコンパイルされます。アクティブではないサブダイアグラムはFPGAリソースを消費しません。タイプ特化ストラクチャもFPGAリソースを消費しません。