Crée un nombre à partir des composantes mot ou octet.

Le connecteur affiche les types de données par défaut de cette fonction polymorphe.


icon

Entrées/Sorties

  • cu16.png sup —

    sup peut être un nombre 8, 16 ou 32 bits, ou un tableau ou cluster de cette représentation.

  • cu16.png inf —

    inf peut être un nombre 8, 16 ou 32 bits, ou un tableau ou cluster de cette représentation.

  • iu32.png (sup.inf) —

    (haut.lo) est un entier deux fois plus large que haut et bas. (haut.lo) est un entier non signé 16, 32 ou 64 bits ou un tableau ou cluster de ces représentations. Si sup et inf sont de largeurs différentes, (sup.inf) est le double de la largeur du nombre le plus large.

    • Détails du module FPGA

    Les détails suivants s'appliquent lorsque vous utilisez cet objet dans un VI FPGA.

    Remarque Les détails suivants sont susceptibles de changer avec chaque version du LabVIEW FPGA Module .
    Boucle cadencée à un cycle Supportée.
    Utilisation N/A
    Cadencement Cette fonction ne requiert aucun cycle d'horloge pour s'exécuter car elle n'inclut pas de registre interne.
    Ressources Cette fonction ne consomme pas de ressources FPGA car c'est uniquement une opération de câblage.