Knoten für Kommunikation und Netzwerk (Xilinx)

Implementieren IP für Telekommunikations- und Wireless-Anwendungen.

Xilinx-CORE-Generator-IP-Knoten
Implementiert verschiedene Xilinx-IP-Funktionen.
Faltungs-Encoder
Implementiert einen schnellen, kompakten Faltungs-Encoder mit einer Punktierungsoption.
Interleaver/De-interleaver
Implementiert eine Architektur vom Typ Forney Convolutional oder Rectangular Block.
Scheitelfaktorreduktion zur Spitzenwertbeseitigung (PC-CFR)
Bietet eine flexible und effiziente Lösung um das Verhältnis von Spitzenwert zu mittlerer Leistung eines Signals (PAR) bei komplexen Multi-Carrier-Wellenformen zu reduzieren.
Reed-Solomon-Decoder
Implementiert viele unterschiedliche Reed-Solomon-Kodierungsstandards.
Reed-Solomon-Encoder
Implementiert viele unterschiedliche Reed-Solomon-Kodierungsstandards.
Viterbi-Decoder
Implementiert einen vollständig synchronen Viterbi-Decoder mit einem Takt.
Xilinx-3GPP-Knoten
Implementieren IP für die 3GPP-Standards.
Xilinx-Mathematik-Knoten
Implementieren IP für die LTE-Standards.