将频率、相位和占空比参数转换为归一化至时钟频率的定点单位。主机VI中的归一化信号生成参数VI可用于转换以下FPGA VI的值:正弦波发生器和方波发生器。


icon

输入/输出

  • cdbl.png FPGA时钟频率(Hz)

    FPGA时钟频率(Hz)可指定编译工具对FPGA VI进行编译时使用的时钟频率。

  • cdbl.png 频率(Hz)

    频率(Hz)指定生成信号的频率,以赫兹为单位。

  • cdbl.png 相位偏移量(度)

    相位偏移量(度)指定相位,以度为单位。

  • cdbl.png 占空比(%)

    占空比(%)指定是方波在一个周期内高电平所占时间的百分比。

  • cerrcodeclst.png 错误输入(无错误)

    错误输入表明该节点运行前发生的错误条件。该输入提供标准错误输入功能。

  • iunkn.png 频率(周期/滴答)

    频率(周期/时钟滴答)返回FPGA时钟的缩放频率(周期数/时钟周期)。该值为32位字长和和0位整数字长的无符号定点数据类型。

  • iunkn.png 相位偏移量(周期)

    相位偏移量(周期)返回多个周期内的缩放周期偏移量。该值为32位字长和和0位整数字长的无符号定点数据类型。

  • iunkn.png 占空比(周期)

    占空比(%)返回多个周期内的缩放占空比。该值为32位字长和和0位整数字长的无符号定点数据类型。

  • ierrcodeclst.png 错误输出

    错误输出可将VI的错误或警告信息传递至其他VI。 关于错误的更多信息,请右键单击前面板上的错误输出显示控件并从快捷菜单中选择解释错误解释警告

  • idbl.png 实际频率(Hz)

  • idbl.png 时间相位偏移量(度)