基于RAM的移位寄存器下载PDF选定部分选定部分和子部分整个手册更新时间2023-02-17阅读时长1分钟LabVIEW NXG FPGA模块API参考 基于RAM的移位寄存器 在SRL 16或SRLC32模式下使用“选择RAM”，生成快速、紧凑的FIFO寄存器、延迟线或时间偏移缓冲区。最大可为256比特位宽度、1024个字深度。 可以创建固定长度或可变长度的移位寄存器，以及通过时钟使能和同步控制指定输出寄存器的能力。在项选项卡中，单击配置Xilinx IP以配置该节点的输入和输出。 需要许可证：否 上级主题： Xilinx IP数据存储
基于RAM的移位寄存器 在SRL 16或SRLC32模式下使用“选择RAM”，生成快速、紧凑的FIFO寄存器、延迟线或时间偏移缓冲区。最大可为256比特位宽度、1024个字深度。 可以创建固定长度或可变长度的移位寄存器，以及通过时钟使能和同步控制指定输出寄存器的能力。在项选项卡中，单击配置Xilinx IP以配置该节点的输入和输出。 需要许可证：否 上级主题： Xilinx IP数据存储
基于RAM的移位寄存器 在SRL 16或SRLC32模式下使用“选择RAM”，生成快速、紧凑的FIFO寄存器、延迟线或时间偏移缓冲区。最大可为256比特位宽度、1024个字深度。 可以创建固定长度或可变长度的移位寄存器，以及通过时钟使能和同步控制指定输出寄存器的能力。在项选项卡中，单击配置Xilinx IP以配置该节点的输入和输出。 需要许可证：否 上级主题： Xilinx IP数据存储
