FIFO发生器

生成具有公共或独立读取/写入时钟域的资源和性能优化的FIFO，以及可选的固定或可编程的全/空标志和握手信号。 FIFO生成器提供了一组用于实现的存储器资源类型。例如，基于Hamming代码的错误检测和校正以及用于系统测试的错误插入能力，以确保数据集成性。FIFO宽度和深度可参数化，对于原生的接口FIFO，还支持非对称的读取/写入端口宽度。

在项选项卡中，单击配置Xilinx IP以配置该节点的输入和输出。

需要许可证：否

接口：AXI4, AXI4-流, AXI4-Lite

1378