제곱 함수

x —

x는 스칼라 숫자, 숫자의 배열 또는 클러스터, 숫자 클러스터의 배열 등이 될 수 있습니다.

x^2 —

x^2는 x와 동일한 숫자형을 가집니다.

노트 이 함수를 수동으로 설정하여 원하는 타입의 데이터를 출력할 수 있습니다. 출력 데이터 타입을 지정하려면, 이 함수에서 마우스 오른쪽 버튼을 클릭한 후 프로퍼티를 선택하여 객체 프로퍼티 대화 상자를 디스플레이합니다. 출력 설정 페이지에서, 형 아이콘을 클릭하고 원하는 데이터 타입을 선택합니다. 파란색 강제 변환점이 함수의 출력 터미널에 나타나며, 이는 출력 데이터 타입의 설정이 완료되었다는 표시입니다.

대부분의 FPGA 타겟에는 제한된 수의 임베디드 곱셈기가 포함되어 있습니다. FPGA Module 컴파일러는 임베디드 곱셈기를 사용하여 모든 임베디드 곱셈기를 차지할 때까지 곱셈 연산을 구현합니다. FPGA 타겟이 임베디드 배율기를 사용하지 않으면, 컴파일러는 대신 일반 로직 게이트를 사용하며, [제곱] 함수는 FPGA 리소스 사용 측면에서 비용이 많이 들게 됩니다.

이 함수를 단정도 부동소수 데이터 타입과 함께 사용하는 경우,단정도 부동소수 데이터 타입 사용하기 FPGA 설계에서 사용할 데이터 타입 결정하기에서는 리소스 사용, 지연 시간 및 단일 사이클 Timed 루프 지원의 의미에 대해 설명합니다.

단일 사이클 Timed 루프 내부 --단일 사이클 Timed 루프내에서 이 함수를 사용하는 경우, 조합 로직 지연은x의 비트 개수에 비례합니다.

단일 사이클 Timed 루프밖에서 --이 함수를 단일 사이클 Timed 루프 밖에서 사용하는 경우, 하나의 클럭 사이클과 하나의 레지스터를 사용합니다.

이 함수를 고정 소수점 데이터 타입과 함께 사용하면오버플로우 및 반올림 모드는 타이밍에 영향을 미칠 수 있습니다.