Xilinx IP 데이터 저장

FIFO, RAM, ROM과 관련된 IP를 구현합니다.

Xilinx CORE Generator IP 노드
다양한 Xilinx IP 함수를 구현합니다.
블록 메모리 생성기
이중 포트 블록 메모리와 단일 포트 블록 메모리 LogiCORE를 대체하지만 직접 드롭인해서 대체할 수 있는 것은 아닙니다. 모든 새 Xilinx 디자인에서 이 생성기를 사용합니다.
분산 메모리 생성기
Xilinx FPGA를 위한 영역 및 성능 최적화된 ROM 블록, 단일 및 이중 포트 분산된 메모리 및 SRL 16 기반 메모리를 생성합니다.
FIFO 생성기
공통 또는 개별 읽기/쓰기 클럭 영역이 있고, 션으로 고정 또는 프로그램 가능한 전체 플래그 또는 빈 플래그 및 핸드쉐이킹 신호가 있는 리소스와 성능이 최적화된 FIFO를 생성합니다.
RAM 기반 시프트 레지스터
RL16 또는 SRLC32 모드에서 Select RAM을 사용하여, 빠른 소형의 FIFO 스타일 레지스터, 지연 라인 또는 시간이 스큐된 최대 256비트 폭, 최대 1024 워드 크기의 버퍼를 생성합니다.