FIFO 생성기

공통 또는 개별 읽기/쓰기 클럭 영역이 있고, 션으로 고정 또는 프로그램 가능한 전체 플래그 또는 빈 플래그 및 핸드쉐이킹 신호가 있는 리소스와 성능이 최적화된 FIFO를 생성합니다. FIFO 생성기는 데이터 무결성을 보장하기 위해 에러를 삽입하여 시스템 테스트를 할 수 있는 기능 외에도 해밍 코드에 기반한 에러 감지 및 교정 등 구현할 수 있는 여러 메모리 리소스 타입을 제공합니다. FIFO의 폭과 크기는 파라미터화할 수 있고, 기본 인터페이스 FIFO에서는 비대칭 읽기 및 쓰기 포트 폭 역시 지원됩니다.

아이템 탭에서 Xilinx IP 설정을 클릭하여 이 노드의 입력 및 출력을 설정합니다.

라이센스 필요: 아니오

인터페이스: AXI4, AXI4-Stream, AXI4-Lite

1378