두 개의 입력 행렬 또는 하나의 입력 행렬과 하나의 입력 벡터의 곱셈을 수행합니다. A와 B 입력에 연결된 데이터 타입은 사용할 다형성 인스턴스를 결정합니다.

(FPGA 모듈) FPGA에서 행렬에 벡터를 곱하려면 Matrix*Vector Express VI를 사용합니다.


icon

입력/출력

  • c2ddbl.png A —

    A는 첫번째 행렬입니다. A의 열 개수는 반드시 B의 행 개수와 일치해야 하며 반드시 제로보다 커야 합니다: k>0. A의 열 수가 B의 행 수와 일치하지 않는 경우, VI는 A x B를 빈 배열로 설정하고 에러를 반환합니다.

  • c2ddbl.png B —

    B는 두번째 행렬입니다. 만일 B의 행 개수가 A의 열 개수와 일치하지 않는 경우, VI는 A x B를 빈 배열로 설정하고 에러를 반환합니다.

  • i2ddbl.png A x B —

    A x B는 A x B 행렬 곱셈의 결과를 포함하는 행렬입니다.

  • ii32.png 에러 —

    에러는 VI로부터 모든 에러 또는 경고를 반환합니다. 에러를 [에러 코드를 에러 클러스터로] VI에 연결하여 에러 코드 또는 경고를 에러 클러스터로 변환할 수 있습니다.

    • A가 nxk 행렬이고 B가 kxm 행렬인 경우, A와 B의 행렬 곱셈 C=AB의 결과는 nxm 차원인 행렬 C입니다. A가 2D 입력 배열 A를 나타내고, B가 2D 입력 배열 B를 나타내며, C가 2D 출력 배열 A x B를 나타낸다고 가정합니다. 이 VI는 다음 방정식을 사용하여 C의 원소를 계산합니다.

    이 때 n은 A의 행의 개수, k는 A의 열의 개수와 B의 행의 개수, m은 B의 열의 개수입니다.

    노트 [A x B] VI는 원소별 2D 곱셈이 아닌, 엄격한 행렬 곱셈을 수행합니다. 원소별 곱셈을 수행하려면, [곱하기] 함수를 사용해야 합니다. 일반적으로 AB ≠ BA.

    A x 벡터

    A가 n x k 행렬이고, X가 원소 k개인 벡터인 경우, A와 X의 곱 Y=AX의 결과는 원소 n개를 가진 벡터 Y가 됩니다. 이 VI는 다음 방정식을 사용하여 Y의 원소를 계산합니다.

    이 때 Y는 출력 A x 벡터, A는 입력 행렬 A, X는 입력 벡터, n은 A의 행의 개수, k는 A의 열의 개수와 벡터의 원소 개수입니다.

    벡터 x A

    X′가 n개의 요소를 가진 행 벡터이고 A가 n×k 행렬인 경우, X′와 A를곱하면 Y =X′A가되고, 그 결과 k개의 요소를 가진 행 벡터 Y′가 됩니다. VI는 다음 공식을 사용하여 Y′의 요소를 계산합니다.

    및

    X'=[x0 x1 ...xn-1] Y'=[y0 y1 ...yk-1]

    여기서 Y′는 출력 V′ x A, X′는 입력 벡터 V′, A는 입력 행렬 A, n은 벡터 V′의 요소 수와 행의 개수, k는 A의열 수입니다.