피드백 노드
- 업데이트 날짜:2025-07-30
- 3분 (읽기 시간)
하나의 VI 실행이나 루프 반복에서 받은 데이터를 다음 실행이나 반복을 위해 저장합니다.
피드백 노드는 피드백 컨트롤 이론 및 디지털 신호 처리에서 z-1-1 블록과 유사합니다. 피드백 노드에서 마우스 오른쪽 버튼을 클릭하고 바로 가기 메뉴에서 Z 변환 보기를 선택하여 피드백 노드의 모양을 z-1 블록의 모양처럼 변경할 수 있습니다. 다음과 같이 모양을 z 변환 보기로 변경하면 피드백 노드의 외관만 변합니다.
피드백 노드는 초기화 터미널에 연결한 값을 첫번째 블록다이어그램 실행 또는 루프 반복에 초기값으로 사용합니다. 초기화 터미널에 값을 연결하지 않는 경우, 피드백 노드는 데이터 타입의 기본값을 사용합니다. 그 후 피드백 노드는 이전 실행이나 반복 결과를 저장합니다.
활성화 터미널를 사용하여 피드백 루프를 활성화시키거나 비활성화시킬 수 있습니다. 활성화 터미널이 참으로 설정되어 있으면, 피드백 노드는 사용자가 프로퍼티 대화 상자 또는 노드의 바로 가기 메뉴에서 설정한 실행 조건에 맞게 실행됩니다. 활성화 터미널을 거짓으로 설정하는 경우, 피드백 노드는 입력 값을 무시하고 활성화 터미널이 참이었을 때의 마지막 실행 또는 반복의 값을 반환합니다. 피드백 노드는 활성화 터미널이 참으로 바뀌고 실행 또는 반복이 이루어질 때까지 계속해서 이 값을 반환합니다.
기본으로, 피드백 노드는 이전 실행 또는 반복의 데이터만 저장합니다. 그러나, 노드의 출력을 여러 번의 실행 또는 반복에 지연시켜 피드백 노드가 n개의 데이터 샘플을 저장하도록 설정할 수 있습니다. 지연을 하나의 실행 또는 반복이 넘도록 증가시키면, 피드백 노드는 사용자가 지정한 지연이 완료될 때까지 초기화 값만 출력합니다. 그 다음 피드백 노드가 저장된 값을 순서대로 출력하기 시작합니다. 노드의 숫자는 지정한 지연 개수를 나타냅니다.
SubVI, 함수, 또는 subVI나 함수의 그룹에 대한 출력을 동일한 VI, 함수, 또는 그룹의 입력에 연결하면 이 노드가 자동으로 나타납니다. 루프의 경우, 피드백 노드에서 마우스 오른쪽 버튼을 클릭한 후 바로 가기 메뉴에서 시프트 레지스터로 대체를 선택하여 피드백 노드를 시프트 레지스터로 대체합니다. 또한 시프트 레지스터를 피드백 노드로 대체할 수도 있습니다.
FPGA 모듈 세부사항
다음 세부사항은 FPGA VI에서 이 객체를 사용할 때 적용됩니다.
| Single-Cycle Timed 루프 | 지원함. |
| Usage | 피드백 노드를 사용하여 파이프라인을 구현하고 길이 긴 조합 경로를 줄일 수 있습니다. 또한 단일 사이클 Timed 루프 내의 SubVI에서 피드백에 피드백 노드를 사용할 수 있습니다. 케이스 구조 안에서 피드백 노드를 사용할 때, 피드백 노드는 포함하는 서브다이어그램이 실행될 때 클럭 사이클에서만 데이터를 업데이트합니다. 타겟에서 피드백 노드를 클릭한 후 바로 가기 메뉴에서 프로퍼티를 선택하여 프로퍼티 대화 상자를 엽니다. 설정 페이지에서 피드백 노드에 대한 추가 옵션을 지정할 수 있습니다. |
| 타이밍 | 단일 사이클 Timed 루프 내부--단일 사이클 Timed 루프 내부에서 피드백 노드를 초기화하면 클럭 사이클이 필요하지 않습니다. 그러나 초기화된 데이터가 다른 클럭 영역에서 오는 경우, 초기화에는 여러 클럭 사이클이 소요될 수 있습니다. 단일 사이클 Timed 루프 외부--단일 사이클 Timed 루프 외부의 모든 피드백 노드를 초기화하려면 1개의 클럭 사이클이 필요합니다. |
| 리소스 | 피드백 노드는 레지스터로 구현되며 데이터 유형의 폭에 비례하여 FPGA 리소스를 필요로 합니다. 초기화 터미널을 사용하면 FPGA 리소스 사용량이 약간 증가합니다. |
| 노트 | 피드백 노드 대신 이산 지연 함수를 사용하는 것이 좋습니다. |
예제
LabVIEW 포함되는 다음 예제 파일을 참조하십시오.
- labview\examples\Structures\Feedback Node\Feedback Node - Building an Array.vi