타입이 불일치 입력의 데이터 타입과 동일하고 타입 정의와 타입 이름을 무시하는 경우 호출 VI가 깨집니다.

이 함수는 런타임에 아무런 작업도 수행하지 않습니다. 이 함수를타입 특수화구조와 함께 사용하여 특정 데이터 타입에 대해 가변 VI (.vim)를 사용하거나 가변 VI가 특정 데이터 타입을 거부하도록 합니다.


icon

입력/출력

  • cfxdt.png 타입 —

    타입은 입력 데이터 타입을 지정합니다.

    LabVIEW는 이 입력에 연결된 와이어의 런타임 값을 무시합니다.

  • cfxdt.png 불일치 —

    불일치는 타입과 비교할 데이터 타입을 지정합니다.

    이 입력의 데이터 타입을 설정하려면, 원하는 데이터 타입의 상수 또는 컨트롤을 불일치에 연결합니다. 타입과 비교할 각 불일치 입력에 한 개의 데이터 타입을 연결합니다. LabVIEW는 이 입력에 연결된 와이어의 런타임 값을 무시합니다.

    • 가변 VI에서 예상치 않은 동작 방지하기

    가변 VI에서 예상치 않은 동작을 방지하려면, 이 함수를 사용하여, 타입 특수화 구조의 특정 서브다이어그램이 데이터 타입을 거부하여 이전 서브다이어그램이 이 데이터 타입을 허용하도록 합니다.

    예를 들어, 가변 VI에서 데이터 타입 A에 대한 타입 특수화 구조의 첫 번째 서브다이어그램에 코드를 생성합니다. 입력 데이터 타입이 A이면, 타입 특수화 구조는 일반적으로 첫 번째 서브다이어그램을 허용합니다. 그러나, 첫 번째 서브다이어그램이 데이터 타입과 관련된 이유로 깨진 경우(예를 들어, 깨진 SubVI로 인해), 타입 특수화 구조는 첫 번째 서브다이어그램을 거부하고 나머지 서브다이어그램을 순서대로 컴파일합니다. 이 경우 발생할 수 있는 문제는 나머지 서브다이어그램 중 하나도 데이터 타입 A를 허용할 수 있는 경우입니다. 이 경우 가변 VI는 깨지지 않지만 데이터 타입 A에 대해 예상치 않은 방식으로 작동할 수 있습니다.

    FPGA 모듈 세부사항

    다음 세부사항은 FPGA VI에서 이 객체를 사용할 때 적용됩니다.

    노트 다음 세부사항은 각 LabVIEW FPGA Module 버전에 따라 변경될 수 있습니다.
    Single-Cycle Timed 루프 지원함.
    Usage 이 함수는 런타임에 아무런 작업도 수행하지 않습니다. 입력 타입이 지정된 불일치 입력과 같은 데이터 타입인 경우 호출 VI가 깨집니다.
    타이밍 이 함수는 실행 시 아무 작업도 하지 않기 때문에 클럭 사이클이 필요하지 않습니다.
    리소스 이 함수는 실행 시 아무 작업도 하지 않기 때문에 FPGA 리소스를 사용하지 않습니다.

    서브타입으로 데이터 타입 처리하기

    배열, 클러스터 및 일부 참조 번호와 같은 서브타입이 있는 데이터 타입의 경우, 이 함수는 배열 차원과 서브타입도 확인하지만 서브타입 이름은 확인하지 않습니다. 예를 들어, 입력 데이터 타입이 배리언트의 1D 배열이고 지정된 불일치 데이터 타입이 배리언트의 2D 배열 또는 스칼라의 1D 배열인 경우 호출 VI는 깨지지 않습니다. 입력 타입이 강의라는 문자열과 학생 수라는 부호없는 8비트 정수의 클러스터인 반면, 지정된 불일치 타입은 강의 1이라는 문자열과 크기라는 부호없는 8비트 정수의 클러스터인 경우, 호출 VI는 깨집니다. 두 클러스터의 서브타입 이름은 다르지만 서브타입 자체는 동일하기 때문입니다.