コンパイルしたFPGA VIまたはビットファイルに変更があるかどうかに関係なく、最新バージョンのコンパイル済みFPGA VIまたはビットファイルをFPGAターゲットにダウンロードします。このメソッドは、FPGAターゲットでFPGA VIを再初期化する場合に使用します。シングルサイクルタイミングループから間接的な 有効信号を削除 します。を使用する必要があります。このFPGA VIをダウンロードする前に、「FPGA VIリファレンス を開く」関数を使用してFPGA VIのリファレンスを開きます。

メモ がFPGAにロードされたら実行 チェックボックスがFPGAビルド仕様で有効になっている場合、ダウンロードメソッドを使用してFPGAターゲットでFPGA VIを実行することもできます。それ以外の場合は、ダウンロードメソッドを使用した後、実行 メソッドを使用して、FPGAターゲットでFPGA VIを実行します。

を使用します。このメソッドを実装するには、「メソッドをインボーク」 関数を使用します。

オプション 説明
FPGA VIリファレンス入力 FPGA VIリファレンス入力はFPGA VIへのリファレンスです。する必要があります。このパラメータを使用するには、FPGA VI のリファレンスを開き ます。
エラー入力 エラー入力は、このノードを実行する前に発生したエラーの状態を示します。この入力は、標準エラー入力として機能します。
FPGA VIリファレンス出力 FPGA VIリファレンス出力はFPGA VIにリファレンスを返します。
エラー出力 エラー出力には、エラー情報が含まれます。この出力は、標準エラー出力として機能します。