このページは以下の2つの方法で表示できます。

  • FPGAビルド仕様が存在しない場合は、FPGAターゲットの下の ビルド仕様 を右クリックし、 プロジェクトエクスプローラ ウィンドウで 新規→コンパイル を選択して、 コンパイルプロパティ ダイアログボックスこのページを表示するには、カテゴリリストからXilinxオプションを選択します。
  • FPGAビルド仕様が存在する場合は、ビルド仕様を右クリックしてショートカットメニューからプロパティを選択し、コンパイルプロパティダイアログボックスを表示します。このページを表示するには、カテゴリリストからXilinxオプションを選択します。
メモ すべてのFPGAターゲットが Xilinxオプション ページをサポートしているわけではありません。ターゲットがこのページをサポートしていない場合、そのターゲットはカテゴリリストに表示されません。さらに、ターゲットによっては、VivadoのXilinxオプションページ (コンパイルプロパティダイアログボックス)。

このページで、FPGA VIをコンパイルする際のXilinx ISEオプションを定義します。指定できるオプションは、特定のFPGAターゲットによって異なります。それぞれのXilinxコンパイルツールでサポートされているNIハードウェアの詳細については、ni.comのサポートドキュメントを参照してください。

一般に、このページのオプションはFPGA VIのコンパイルエラーが発生しない限りは変更する必要がありません。からの情報を使用します。 このページのどのオプションがFPGA VIのコンパイルに役立つかを確認するには、コンパイルステータスウィンドウを参照してください。さまざまな設計方法や最適化のオプションについては、XilinxのWebサイト (www.xilinx.com) を参照してください。

このページには以下のコンポーネントがあります。

オプション 説明
ユーザ推奨設定 Xilinxコンパイラに対してターゲットのオプションを使用するよう指定します。このチェックボックスは、デフォルトでオンになっています。このページでXilinxオプションをカスタマイズするには、このチェックボックスをオフにします。
設計方法 アプリケーションに対してXilinxオプションセットを指定します。プリセット構成を使用すると、コンパイル時間の最短化、タイミングのパフォーマンスの最大化、設計領域の最適化を図ることができます。設計方法の各オプションを変更してカスタム構成を作成することができます。
  • バランス―FPGAアプリケーションのタイミング/設計目標に見合うようにコンパイル時間とXilinxコンパイラの最適化をバランスよく実現するオプションを選択します。
  • 最小コンパイル時間―Xilinxコンパイラによるマッピング操作レベルを低減する代わりにコンパイル時間を最小化するオプションを選択します。
  • タイミングパフォーマンス―FPGAアプリケーションのタイミングパフォーマンスを最大化するオプションを選択します。
  • 面積―FPGAの使用面積を最適化するオプションを選択します。
  • カスタム―選択したオプションがどのプリセット構成にも一致しない可能性があることを示します。
シンセシス最適化目標値 Xilinxコンパイラのシンセシス最適化目標値を指定します。シンセシスは、Xilinxコンパイルプロセスのコンポーネントです。 FPGA VIの設計からの論理ゲート。
  • 速度 ( Speed)―設計実装の論理レベルを下げるようにXilinxコンパイラを構成します。
  • 面積 ( Area)―Xilinxコンパイラを構成して、設計実装の論理の総量を最小化します。
シンセシス最適化努力レベル Xilinxコンパイラのシンセシス最適化努力レベルを指定します。努力レベルは相対的なもので、絶対的なものではありません。
  • 標準―最小化および代数因子分解アルゴリズムを使用して設計を最適化するようにXilinxコンパイラを構成します。
  • 高―特定のFPGAアーキテクチャに対して追加の最適化を実行するようにXilinxコンパイラを構成します。シンセシス最適化努力レベルを高に設定すると、Xilinxコンパイラはターゲットアーキテクチャに対する最適な結果を出すために複数の最適化アルゴリズムを試みるため長いコンパイル時間を必要とします。
マッピング全体努力レベル XilinxコンパイラによるFPGA VIとFPGAのマッピングの努力レベルを指定します。努力レベルは相対的なもので、絶対的なものではありません。
  • デフォルトXilinx設定―マッピングにXilinxのデフォルト努力レベルを使用するようにXilinxコンパイラを構成します。
  • 標準―標準レベルの努力を使用するようにXilinxコンパイラを構成します。
  • 高―XilinxコンパイラがFPGA VIをコンパイルする際に最高レベルの努力を使用するように構成します。高努力レベルは、他の努力レベルよりもコンパイル時間が長くなります。
配置と経路設定全体努力レベル Xilinxコンパイラが 論理ブロック を接続し、 FPGA上の組み合わせパス。努力レベルは相対的なもので、絶対的なものではありません。
  • 標準―標準レベルの努力を使用するようにXilinxコンパイラを構成します。
  • 高―XilinxコンパイラがFPGA VIをコンパイルする際に最高レベルの努力を使用するように構成します。高努力レベルは、他の努力レベルよりもコンパイル時間が長くなります。
starting placer cost tableに乱数を使用 Xilinxツールで配置と経路設定プロセスのStarting Placer Cost Tableプロパティに乱数を指定します。このチェックボックスをオンにしてもコード生成は開始しませんが、パフォーマンスやデバイス使用状況の結果に影響が出る場合があります。配置と経路設定プロパティの詳細については、XilinxのWebサイト (www.xilinx.com) を参照してください。