高スループット逆数

を指定します。この関数の入力端子と出力端子の エンコーディング、ワード長、整数ワード長 です。指定する構成によって、端子の 値の範囲 です。

• xタイプ―

  x入力端子の固定小数点構成を指定します。

  この端子に固定小数点データタイプを配線すると、このセクションは淡色表示となり、ワイヤからの情報が使用されます。

  • ワード長―この端子のワード長を指定します。
  • 整数ワード長―この端子の整数ワード長を指定します。
  • 符号付き―この端子が符号付きであることを指定します。
  • 符号なし―この端子が符号なしであることを指定します。
• 1/x タイプ―

  1/x出力端子の固定小数点構成を指定します。

  • オーバーフローステータスを含む―出力端子にオーバーフローステータスを含めるかどうかを指定します。LabVIEWはこのステータスを後続ノードに伝達します。このステータスを追加するには、より多くのFPGAリソースが必要となります。このチェックボックスは、デフォルトでオフになっています。

    このチェックボックスをオンにすると、以下のいずれかの状況でオーバーフローステータスがTRUEになります。

    • 入力端子のオーバーフローステータスがTRUEの場合。
    • この関数の実行中にオーバーフローが発生した場合。

    ソースに適応チェックボックスをオンにすると、入力端子にこのステータスが含まれるかどうかに応じてオーバーフローステータスを含むが設定されます。

  • ワード長―この端子のワード長を指定します。
  • 符号付き―この端子が符号付きであることを指定します。xタイプの指定どおりに符号化が設定され、このオプションが淡色表示になります。
  • 符号なし―この端子が符号なしであることを指定します。xタイプの指定どおりに符号化が設定され、このオプションが淡色表示になります。
  • 整数ワード長―この端子の整数ワード長を指定します。
  • ソースに適応―回避するために、出力データタイプの固定小数点構成を自動的に調整するかLabVIEWかを指定します。xのゼロ以外の値の オーバーフロー です。デフォルトでは、このチェックボックスはオンに設定され、以下のオプションが淡色表示になっています。
    メモ 平方根の精度は無限であるため、丸め誤差は常に発生します。
• オーバーフローモード―

  この関数の処理方法を指定します。オーバーフローです。以下のオプションから選択できます。

  • 飽和 (デフォルト)―オーバーフローが発生した場合、この関数は 1/x 出力端子を 飽和 します。
  • 未定義の結果―オーバーフローが発生したら1/x出力端子の値を未定義にするよう指定します。
  メモ 未定義の結果 オプションは、追加のFPGAリソースを必要としません。逆に、飽和オプションは追加のFPGAリソースと長い組み合わせパスを必要とするため、この関数がコンパイルできる最大クロックレートが低下する可能性があります。

この関数の実行方法を指定します。

• シングルサイクルタイミングループの外側―

  このExpress VIをaの外で実行するように構成します。シングルサイクルタイミングループ

  このオプションを選択し、このExpress VIをシングルサイクルタイミングループの内側に配置すると、FPGA VIをコンパイルすると、 コード生成エラー ウィンドウにエラーが表示されます。

• シングルサイクルタイミングループの内側―

  このExpress VIをシングルサイクルタイミングループ内で実行するよう構成します。

  このオプションを選択してこのExpress VIをシングルサイクルタイミングループの外側に配置すると、FPGA VIのコンパイル時にコード生成エラーウィンドウにエラーが表示されます。

• スループット―

  有効な入力データの連続する値の間の最小サイクル数を指定します。この制御器に低値を入力すると、スループットレートが高くなります。スループットの最大値は、出力端子のワード長によって決定されます。シングルサイクルタイミングループの内側を選択した場合のみ、このオプションを使用できます。

  シングルサイクルタイミングループの外側を選択すると、関数は呼び出しの度に有効な結果を返します。そのため、 スループット 制御器には 1コール/サンプルと表示されます。構成フィードバック表示器には、この関数が有効な結果を返すまでに必要とするクロックサイクル数が表示されます。

するかどうかを指定します。関数の入力および/または出力 に内部レジスタを追加 します。これらのレジスタは、ブロック乗算器またはDSP48Eスライスなどの組込リソースの外側に配置されます。このセクションはシングルサイクルタイミングループの内側を選択した場合のみ使用できます。

• レジスタ入力―この関数の入力の後に内部レジスタを追加します。このオプションを選択すると、関数のレイテンシが1サイクル分増加します。
• レジスタ出力―この関数の出力の前に内部レジスタを追加します。このオプションを選択すると、関数のレイテンシが1サイクル分増加します。

オプションのブロックダイアグラム端子の表示設定を指定します。

• 演算オーバーフロー―この関数がブロックダイアグラムに 演算オーバーフロー 出力端子を表示するように指定します。この端子は、この関数の実行中にオーバーフローが発生してかどうかを示します。

この関数の実行方法に関する情報を示します。この情報は、ユーザが指定する構成オプションに基づいています。

x —

この関数の入力を指定します。xの値が0の場合、1/x出力端子にオーバーフローが発生します。

入力有効 —

次の処理データポイントを受信したかどうかを示します。先行ノードからこのExpress VIにデータを渡すには、先行ノードの出力有効を入力有効に配線します。

これを表示するにはハンドシェイク 端子を使用するには、構成ダイアログボックスで シングルサイクルタイミングループの内側 を選択します。

出力準備完了 —

後続ノードがこのExpress VIから返される新しい値を受信できる状態かどうかを示します。デフォルトはTRUEです。を使用後続ノード の入力準備 完了を現在のノードの 出力準備 完了に配線する フィードバック ノード。

メモ あるサイクルで出力 準備完了 がFALSEの場合、 出力有効 はそのサイクルでFALSEを返します。

出力準備完了を表示するには、構成ダイアログボックスでシングルサイクルタイミングループの内側を選択します。

1/x —

1/xを返します。

演算オーバーフロー —

理論上の演算値が出力データタイプの有効な範囲を超える場合、TRUEを返します。演算オーバーフローからTRUEが返された場合、関数が返す値はオーバーフローモードオプションによって決定されます。

演算オーバーフロー端子は、演算オーバーフローチェックボックスをオンにした場合にのみ表示されます。このチェックボックスは、構成ダイアログボックスのオプション端子セクションに表示されます。

出力有効 —

このExpress VIが後続ノードで使用できる結果を計算済みの場合、TRUEを返します。出力有効 を使用他のFPGA VIおよび関数との ハンドシェイク 。

出力有効を表示するには、構成ダイアログボックスでシングルサイクルタイミングループの内側を選択します。

入力準備完了 —

このExpress VIが新しい入力データを受信できる状態になるとTRUEを返します。入力準備完了に先行ノードの出力準備完了を配線するには、フィードバックノードを使用します。

メモ あるサイクルで 入力準備完了 がFALSEを返した場合、次のサイクルで他のノードがこのExpress LabVIEWに送信するデータは破棄されます。LabVIEWは、次のサイクルで入力有効がTrueである場合もこのデータを破棄します。

入力準備完了を表示するには、構成ダイアログボックスでシングルサイクルタイミングループの内側を選択します。