FPGAターゲットに高速制御または多チャンネルカウント、またはその両方をもつPIDアプリケーションに単精度浮動小数点PIDアルゴリズムを実装します。このVIを使用して、単一チャンネル、複数チャンネル、およびマルチレート制御アプリケーションを作成できます。

PIDアルゴリズムは制御動作範囲機能を持ち、積分器アンチワインドアップ計算を使用して、過渡状態間での積分動作の影響を制限します。PIDアルゴリズムは、PIDゲイン変更時のバンプレス制御出力機能も備えています。


icon

この「PID」VIは、次の式に従って、出力、u (k)を計算します。

ここで、

Kp=比例ゲインKi = 積分ゲインKd =微分ゲインa= フィルタ係数SP = 目標値beta= 比例加重PV= プロセス変数ガンマ =微分加重

サンプルプログラム

LabVIEW FPGAモジュールに含まれている以下のサンプルファイルを参照してください。

  • labview\examples\CompactRIO\FPGA Fundamentals\FPGA Math and Analysis\Floating-point PID\Multi-Channel PID\Multi-Channel PID.lvproj
  • labview\examples\CompactRIO\FPGA Fundamentals\FPGA Math and Analysis\Floating-point PID\Multi-Rate PID\Multi-Rate PID.lvproj
  • labview\examples\R Series\FPGA Fundamentals\FPGA Math and Analysis\Floating-point PID\Multi-Channel PID\Multi-Channel PID.lvproj
  • labview\examples\R Series\FPGA Fundamentals\FPGA Math and Analysis\Floating-point PID\Multi-Rate PID\Multi-Rate PID.lvproj