FPGA FIFOに書き込むために使用できる空の要素スロット数を返します。このノードは、書き込み メソッドです。

を使用します。このメソッドを実装する FIFOメソッドノード 。

入力/出力

オプション 説明
FIFO入力 FIFO入力はFIFOを指定します。

配線できます。FIFO制御器、FIFO定数、VI定義FIFO構成 ノード、または別のFIFOメソッドノードのFIFO出力端子を FIFO入力に接続し ます 。
FIFO出力 FIFO出力は、FIFO入力が配線されている場合、FIFO入力をそのまま返します。配線されていない場合は、FIFO出力はFIFOメソッドノードで指定したFIFOを返します。
書き込む要素数 書き込み可能な要素数 ( Number Of Elements to Write)―FPGA FIFOで書き込み可能な空の要素スロットの数を返します。このメソッドが返す要素数は、FIFOに書き込み可能な実際の要素数以下です。
メモ このメソッドは、シミュレーションモードで実行した場合とハードウェアで実行した場合で、異なる出力値を生成する場合があります。シミュレーションモードでは、このメソッドの出力値は実際の数値です。ハードウェアでは、スライスファブリック制御論理を使用して実装されたブロックメモリFIFOに、追加のバッファが含まれます。この追加のバッファには、FIFOリーダとライタが同じクロック領域にある場合は5つ、FIFOリーダとライタが別のクロック領域にある場合は6つの要素が含まれます。ハードウェアでは、このメソッドは追加のバッファで利用可能な要素数を報告しません。FIFOに追加のバッファの深度よりも少ない要素が含まれている場合、このメソッドの出力値は書き込み可能な実際の要素数よりも少なくなります。それ以外の場合は、このメソッドの出力値は実際の数値です。

以下を使用できます。このメソッド のFIFOのタイプ :

  • ターゲット指定
  • VI定義
  • DMA
  • ピアツーピア

(Xilinx Vivado) このメソッドは、組込制御論理を持つFIFO、またはUltraRAMを使用して実装されたFIFOをサポートしていません。

このメソッドから返された値と読み取る要素数を取得 メソッドがFIFO内の要素の合計数以下です。このメソッドを使用して、書き込みメソッドがタイムアウトする前にFIFOで要素のバーストを検出し適切な処理を行うことができます。

メモ シングルサイクルタイミングループ内では、 書き込み可能要素数を取得および読み取り可能要素数を取得 FIFOメソッドは常に、読み取りまたは書き込みメソッドが実行される前のサイクルの開始時に利用可能な要素数を返します。