PCI-6541 仕様

これらの仕様は、1 Mビット、8 Mビット、および64 Mビットのメモリを搭載したPCI-6541に適用されます。

メモ すべての値は、1 mケーブル (SHC68-C68-D4を推奨) を使用して測定されたものです。指定より長いケーブルを使用した場合、性能仕様は保証されません。

定義

保証された仕様は、記載された動作条件下における各モデルの性能を示し、モデル保証の対象となります。

特性は、記載された動作条件下における各モデルの使用に関連する値を示しますが、モデル保証の対象外です。

  • 標準仕様は、大部分のモデルが満たす性能です。
  • 公称仕様は、設計、適合性試験、または補足試験に基づく属性を示します。

仕様は、特に記載がない限り標準です。

条件

室温で動作させた場合の平均値です。

PCI-6541ピン配列

ピン配列を使用して、NI 654xデバイスの端子に接続します。

図 1. NI 654xコネクタのピン配列


表 1. NI 654x DDCコネクタピン
ピン 信号名 信号タイプ 信号の説明
33 DDC_CLK OUT 制御 サンプルクロックがエクスポートされる出力端子。
67 STROBE 制御 ダイナミック集録で使用可能な外部サンプルクロックソースの端子。
1, 3, 5, 7, 9, 11, 13, 15, 17, 19, 21, 23, 25, 27, 29, 31, 35, 37, 39, 41, 43, 45, 47, 49, 51, 53, 55, 57, 59, 61, 63, 65 DIO <0..31> データ 双方向デジタルI/Oデータチャンネル、0～31。
26, 30, 64 プログラム可能な機能的インタフェース (PFI) <1..3> 制御 外部トリガ用のデバイスへの入力端子、またはイベント用のデバイスからの出力端子。
2, 4, 6, 10, 12, 14, 16, 18, 20, 22, 24, 28, 32, 34, 36, 38, 40, 42, 44, 46, 48, 50, 54, 56, 58, 62, 66 GND グランド 信号用接地基準。
8, 52, 60 予約済み N/A これらの端子は、今後の使用のために予約されています。これらのピンに接続しないでください。

チャンネル

データ

チャンネル数

32

方向制御

各チャンネル

プログラム可能な機能的インタフェース (PFI)

チャンネル数

4

方向制御

各チャンネル

クロック端子

入力

3

出力

2

生成チャンネル

チャンネル

データ

DDC CLK OUT

PFI <0..3>

信号タイプ

シングルエンド

表 2. 電圧レベル、I = 100 µA
ロジックファミリ (1 MΩ負荷) LOW HIGH
標準 最大 最小 標準
1.8 V 0 V 0.1 V 1.7 V 1.8 V
2.5 V 2.4 V 2.5 V
3.3 V TTL (5 V TTL対応) 3.2 V 3.3 V

出力インピーダンス

50 Ω (公称)

最大DC駆動強度 (ロジックファミリ別)

1.8 V

±8 mA

2.5 V

±16 mA

3.3 V

±32 mA

データチャンネル駆動有効/無効制御

ソフトウェアで選択可能 (各チャンネル)

チャンネルの電源投入時の状態[1]1 モジュールアセンブリC以降の場合。モジュールアセンブリAおよびBの入力インピーダンスは10 kΩです。

ドライバ無効、50 kΩ入力インピーダンス

出力保護

レンジ

0 V～5 V

持続時間

制限なし

集録チャンネル

チャンネル

データ

STROBE

PFI <0..3>

信号タイプ

シングルエンド

表 3. 電圧レベル
ロジックファミリ 最大LOWしきい値 最小HIGHしきい値
1.8 V 0.45 V 1.35 V
2.5 V 0.75 V 1.75 V
3.3 V TTL (5 V TTL対応) 1.00 V 2.30 V

入力インピーダンス[2]2 モジュールアセンブリC以降の場合。モジュールアセンブリAおよびBの入力インピーダンスは10 kΩです。

50 kΩ

入力保護レンジ[3]3 設計内のダイオードクランプは、指定されたレンジ外で追加保護を提供する場合があります。

-1 V～6 V

タイミング

サンプリングクロック

ソース

1.オンボードクロック (内部電圧制御水晶発振器 [VCXO] 分周器付)

2.CLK IN (SMBジャックコネクタ)

3.STROBE (Digital Data & Control [DDC] コネクタ、集録のみ)

周波数レンジ

オンボードクロック

48 Hz～50 MHz、

200 MHz/Nにまで構成可能

4 ≤ N ≤ 4,194,304 において

CLK IN

20 kHz～50 MHz

STROBE

48 Hz～50 MHz

相対遅延調整[4]4 遅延または位相調整をオンボードクロックに適用して複数のデバイスを合わせることができます。

レンジ

0.0～1.0サンプルクロック周期

分解能

10 ps

エクスポートしたサンプルクロック

出力先[5]5 ソースがSTROBE以外のサンプルクロックをエクスポートできます。

1.DDC CLK OUT (DDCコネクタ)

2.CLK OUT (SMBジャックコネクタ)

遅延 (δC)、クロック周波数が≥25 MHzの場合

レンジ

0.0～1.0サンプルクロック周期

分解能

サンプルクロック周期の1/256

ジッタ、オンボードクロックを使用

周期

20 psrms (標準)

サイクル間

35 psrms (標準)

生成タイミング

チャンネル

データ

DDC CLK OUT

PFI <0..3>

データチャンネル間スキュー

±600 ps (標準)

最大データチャンネルトグルレート

25 MHz

データ位置モード

サンプルクロック立ち上がりエッジ

サンプルクロック立ち下がりエッジ

サンプルクロック立ち上がりエッジからの遅延

生成データ遅延 (δG)、クロック周波数が≥25 MHzの場合

レンジ

0.0～1.0サンプルクロック周期

分解能

サンプルクロック周期の1/256

エクスポートしたサンプルクロックオフセット(tCO)

ソフトウェアで選択可能: 0.0 nsまたは2.5 ns (デフォルト)

サンプルクロック (内部) からDDCコネクタまでの遅延時間 (tSCDDC)

15 ns (標準)

表 4. 所定の生成セットアップおよびホールド時間
エクスポートしたサンプルクロックモードおよびオフセット 電圧の種類 立ち上がりクロックエッジからデータ遷移までの時間 (tPCO) 所定の最小セットアップ時間 (tPSU) 所定の最小ホールド時間 (tPH)
非反転、2.5 ns 1.8 V 2.5 ns (標準) tP - 5.5 ns 0.5 ns
2.5 V tP - 4.5 ns 0.9 ns
3.3 V/5.0 V tP - 4.5 ns 1 ns
反転、0 ns 1.8 V tP/2 tP/2 - 3.5 ns (tP/2) - 1.5 ns
2.5 V tP/2 - 2.5 ns
3.3 V/5.0 V tP/2 - 2 ns
メモ 所定のセットアップおよびホールド時間には、最大チャンネル間スキューおよびジッタが含まれます。

このテーブルの値は、次のデータ位置がサンプルクロックの立ち上がりエッジに設定され、サンプルクロックがDDCコネクタにエクスポートされ、チャンネル間スキュー、シンボル間の混信、およびジッタのワーストケースの影響が含まれていることを前提としています。その他のエクスポートされたサンプルクロックモードおよびオフセットの組み合わせも可能です。表示されている値は、デフォルト設定 (オフセット2.5 sの非反転クロック) 時のもので、バランスのとれたセットアップおよびホールド時間 (オフセット0 nsの反転クロック) を提供するための値です。

PCI-6541生成セッションの適切なエクスポートしたサンプルクロックモードおよびオフセットを判断するには、被測定物 (DUT) のデータシートのセットアップおよびホールド時間とこの表の値を比較します。PCI-6541が提供するセットアップおよびホールド時間が、DUTに必要なセットアップおよびホールド時間より長くなるように、エクスポートされたサンプルクロックモードおよびオフセットを選択します。

DDCコネクタおよび高速DIOアクセサリ端子には指定のタイミング関係が適用されます。信号の送信先、クロック分割、バッファ、変換論理は、いずれもこの関係に影響を与える可能性があります。DDC_CLK_OUTのコピーが複数必要な場合、この関係を保持するために、ゼロバッファを使用してください。

図 2. 所定の生成セットアップおよびホールド時間のタイミング図


メモ 所定のセットアップおよびホールド時間には、最大チャンネル間スキューおよびジッタが含まれます。
図 3. 生成タイミング図


集録タイミング

チャンネル

データ

STROBE

PFI <0..3>

チャンネル間スキュー

±600 ps (標準)

データ位置モード

サンプルクロック立ち上がりエッジ

サンプルクロック立ち下がりエッジ

サンプルクロック立ち上がりエッジからの遅延

セットアップ時間と待ち時間
STROBEまで[6]6 最大データチャンネル間スキューを含みます。

セットアップ時間 (tSUS)

3.1 ns (最大)

ホールド時間 (ttHS)

2.7 ns (最大)

サンプルクロックまで[7]7 データチャンネル間スキュー、tDDCSC、またはtSCDDCは含みません。

セットアップ時間 (tSUSC)

0.4 ns

ホールド時間 (tHSC)

0 ns

DDCコネクタから内部サンプルクロックまでの遅延時間 (tDDCSC)

10 ns (標準)

集録データ遅延 (δA)、クロック周波数が≥25 MHzの場合

レンジ

0.0～1.0サンプルクロック周期

分解能

サンプルクロック周期の1/256

図 4. STROBEをサンプルクロックとして使用する集録タイミング図


図 5. STROBE以外のサンプルクロックソースを使用する集録タイミング図


CLK IN

コネクタ

SMBジャック

方向

入力

信号タイプ

シングルエンド

出力先

1.位相ロックループ (PLL) 用の基準クロック

2.サンプルクロック

入力カプリング

AC

入力保護

±10 VDC

入力インピーダンス

ソフトウェアで選択可能: 50 Ω (デフォルト) または1 kΩ

検出可能な最小パルス幅

4 ns

クロック要件

自走 (連続) クロック

サンプルクロックの場合

表 5. 外部サンプルクロックのレンジ
電圧レンジ (Vpk-pk) 正弦波 方形波
周波数レンジ 周波数レンジ デューティサイクル
0.65～5.0 5.5 MHz～50 MHz 20 kHz～50 MHz
  • 25%～75%
1.0～5.0 3.5 MHz～50 MHz — —
2.0～5.0 1.8 MHz～50 MHz — —

基準クロックの場合

周波数レンジ

10 MHz ±50 ppm

電圧レンジ

0.65 Vpk-pk～5.0 Vpk-pk

デューティサイクル

25%～75%

STROBE

コネクタ

DDC

方向

入力

出力先

サンプルクロック (集録のみ)

周波数レンジ

48 Hz～50 MHz

デューティサイクル範囲[8]8 プログラムされたしきい値でのデューティサイクルの範囲です。

25%～75%

検出可能な最小パルス幅[9]9 両方の集録電圧しきい値で必要です。

4 ns

電圧しきい値

「タイミング」セクションの「集録タイミング」を参照してください。

クロック要件

自走 (連続) クロック

入力インピーダンス[10]10 モジュールアセンブリC以降の場合。モジュールアセンブリAおよびBの入力インピーダンスは10 kΩです。

ソフトウェアで選択可能: 50 kΩ

CLK OUT

コネクタ

SMBジャック

方向

出力

ソース

1.サンプルクロック (STROBEを除く)

2.基準クロック (PLL)

出力インピーダンス

50 Ω (公称)

電気特性

「タイミング」セクションの「生成タイミング」を参照してください。

最大駆動電流

1.8 V時

8 mA

2.5 V時

16 mA

3.3 V時

32 mA

論理タイプ

生成ロジックファミリ設定: 1.8 V、2.5 V、3.3 V

DDC CLK OUT

コネクタ

DDC

方向

出力

ソース[11]11 STROBEの送信先をDDC CLK OUTに設定することはできません。

サンプルクロック

電気特性

「タイミング」セクションの「生成タイミング」を参照してください。

基準クロック (PLL)

ソース[12]12 ソースはPLLの基準周波数を提供します。

1. RTSI 7

2.CLK IN (SMBジャックコネクタ)

3.なし (オンボードクロックを基準にロックしない)

出力先

CLK OUT (SMBジャックコネクタ)

ロック時間

400 ms (標準)

周波数

10 MHz ±50 ppm

デューティサイクルレンジ

25%～75%

波形

メモリおよびスクリプト

メモリアーキテクチャ

PCI-6541は、波形と命令がオンボードメモリを共有するSMC (Synchronization and Memory Core) テクノロジを使用しています。スクリプト命令の数、スクリプト命令の最大数、メモリ内の波形の最大数、および波形ストレージ用に使用可能なサンプル数などのパラメータは、柔軟性がありユーザ定義が可能です。

オンボードメモリのサイズ[13]13 生成セッションの上限値は、スクリプトの命令がないことを前提としています。
1 Mビット/チャンネル

集録

1 Mビット/チャンネル (合計4 MB)

生成

1 Mビット/チャンネル (合計4 MB)

8 Mビット/チャンネル

集録

8 Mビット/チャンネル (合計32 MB)

生成

8 Mビット/チャンネル (合計32 MB)

64 Mビット/チャンネル

集録

64 Mビット/チャンネル (合計256 MB)

生成

64 Mビット/チャンネル (合計256 MB)

生成

単一波形モード

単一波形を1回のみ、n 回、または連続的に生成します。

スクリプトモード[14]14 スクリプトを使用して、生成する波形、波形が生成される順序、生成する波形数、およびスクリプトトリガにデバイスがどのように反応するかを示します。

シンプルまたは複雑な波形シーケンスを生成します。

有限繰り返し回数

1～16,777,216

波形サンプル基数[15]15 NI-HSDIOは、波形サイズに関係なく、波形を物理メモリ32 Sのブロックサイズに割り当てます。

波形は、2 S (サンプル) の整数倍である必要があります。

表 6. 生成最小波形サイズ、サンプル数 (S)[16]16 サンプリングレートに依存します。サンプリングレートを上げると最小波形サイズが増加します。
構成 サンプルレート
50 MHz
単一波形 2 S
連続波形 16 S
ステップシーケンス 64 S
バーストシーケンス 256 S
集録

最小レコードサイズ[17]17 NI-HSDIOは、波形サイズに関係なく、1レコードに最低128バイトを割り当てます。

1 S

レコード基数

1 S

レコード数合計

2,147,483,647 (最大)

基準トリガ前のサンプル数合計

0～最大レコード

基準トリガ後のサンプル数合計

0～最大レコード

トリガ

トリガタイプ セッション エッジ検出 レベル検出
1.開始 集録と生成 立ち上がりまたは立ち下がり —
2.一時停止 集録と生成 — HIGHまたはLOW
3.スクリプト <0..3> 生成 立ち上がりまたは立ち下がり HIGHまたはLOW
4.基準 集録 立ち上がりまたは立ち下がり —
5.アドバンス 集録 立ち上がりまたは立ち下がり —

ソース

1.PFI 0 (SMBジャックコネクタ)

2.PFI <1..3> (DDCコネクタ)

3.RTSI <0..7> (RTSIバス)

4.パターンマッチ (集録セッションのみ)

5.ソフトウェア (ユーザによる関数呼び出し)

6.無効 (トリガ待機なし)

出力先[18]18 一時停止トリガ以外のすべてのトリガは、送信先を任意の出力先に設定できます。一時停止トリガは集録セッションにエクスポートできません。

PFI 0 (SMBジャックコネクタ)

PFI <1..3> (DDCコネクタ)

RTSI <0..6> (RTSIバス)

必要最小トリガパルス幅

生成

30 ns

集録

集録トリガは、セットアップおよびホールド時間の要件を満たす必要があります。

表 7. トリガリアーム時間
トリガ操作 サンプル数 (標準) サンプル数 (最大)
開始～基準 57 S 64 S
開始～アドバンス 138 S 143 S
基準～基準 132 S 153 S
一時停止トリガーから一時停止状態までの遅延[19]19 生成中にデータアクティブイベントを使用して、PCI-6541が一時停止状態になるタイミングを決定します。

生成セッション

32サンプルクロック周期 + 150 ns

集録セッション

同期データ

トリガからデジタルデータ出力までの遅延

32サンプルクロック周期 + 160 ns

イベント

イベントタイプ セッション
1.マーカ <0..3> 生成
2.データアクティブ 生成
3.開始準備完了 集録と生成
4.アドバンス準備完了 集録
5.レコード完了 集録

出力先[20]20 データアクティブイベント以外の各イベントは、送信先を任意の出力先に設定できます。データアクティブイベントの送信先として設定できるのは、PFIチャンネルのみです。

1.PFI 0 (SMBジャックコネクタ)

2.PFI <1..3> (DDCコネクタ)

3. RTSI <0..6> (RTSIバス)

マーカ時間分解能 (配置)

マーカは、2 S (サンプル) の整数倍で配置する必要があります。

その他

ウォームアップ時間

15分

オンボードクロック特性 (PLL基準ソースが「なし」に設定されている場合にのみ有効)

周波数確度

±100 ppm

温度安定性

±30 ppm

経時特性

±5 ppm (1年目)

ソフトウェア

ドライバソフトウェア

このデバイスは、NI-HSDIO 1.2以降でサポートされています。

NI-HSDIOはIVI準拠ドライバで、PCI-6541の構成、制御、校正を可能にします。NI-HSDIOには、多くの開発環境に対応するアプリケーションプログラミングインタフェースが搭載されています。

アプリケーションソフトウェア

NI-HSDIOには、以下のアプリケーション開発環境用のプログラミングインタフェース、ドキュメント、サンプルが含まれています。

  • LabVIEW
  • LabWindows™/CVI™
  • Measurement Studio
  • Microsoft Visual C/C++
  • .NET (C#およびVB.NET)

NI Measurement Automation Explorer

NI Measurement Automation Explorer (MAX) を使用してPCI-6541を対話式に構成およびテストすることができます。MAXはNI-HSDIOメディアに含まれています。

電源

VDC 消費電流 (標準) 消費電流 (最大)
+3.3 V 1.6 A 1.8 A
+5 V 1.2 A 1.7 A
+12 V 0.25 A 0.4 A
-12 V 0.06 A 0.10 A

合計電力

15 W (標準)

20.5 W (最大)

物理仕様

外形寸法

12.6 cm x 35.5 cm (4.95 in x 13.9 in)

重量

410 g (14.5 oz)

I/Oコネクタ

ラベル コネクタタイプ 説明
CLK IN SMBジャック 外部サンプルクロック、外部PLL基準入力
PFI 0 イベント、トリガ
CLK OUT エクスポートしたサンプルクロック、エクスポートした基準クロック
DIGITAL DATA & CONTROL 68ピンVHDCIコネクタ デジタルデータチャンネル、エクスポートしたサンプルクロック、STROBE、イベント、トリガ

環境

メモ PCI-6541の効率的な冷却方法については、PCI-6541に同梱されている『強制空冷の維持について』のガイドラインに従ってください。このドキュメントは、ni.com/manualsからダウンロードできます。PCI-6541は、室内での使用専用に設計されています。

動作温度

0℃～45℃

動作時の相対湿度

相対湿度10～90℃ 、結露なきこと (IEC 60068-2-56に適合)

保管温度

-20℃～70℃ (IEC 60068-2-2に適合)

保管時の相対湿度

相対湿度5～95%、結露なきこと (IEC 60068-2-56に適合)

高度

海抜0～2,000 m (周囲温度25℃時)

汚染度

2

認可および準拠

安全適合標準

この製品は、計測、制御、実験に使用される電気装置に関する以下の安全規格要件を満たすように設計されています。

  • IEC 61010-1、EN 61010-1
  • UL 61010-1、CSA C22.2 No. 61010-1
メモ 安全保証については、製品ラベルまたは「製品認証および宣言」セクションを参照してください。

電磁両立性

この製品は、計測、制御、実験に使用される電気装置に関する以下のEMC規格の必要条件を満たしています。
  • EN 61326-1 (IEC 61326-1): Class Aエミッション、基本イミュニティ
  • EN 55011 (CISPR 11): Group 1、Class Aエミッション
  • AS/NZS CISPR 11: Group 1、Class Aエミッション
  • FCC 47 CFR Part 15B: Class Aエミッション
  • ICES-001: Class Aエミッション
メモ EMC宣言、認証、その他の情報については、「オンライン製品認証」セクションを参照してください。

EMCに適合させるには、次の注意事項を適用してください。

注意 PCI-6541を使用する際は、必ずSHC68-C68-D4またはSHC68-C68-D2シールドケーブルを使用してください。
注意 すべての空きスロットにEMCフィラーパネルを取り付けてください。

CE適合

この製品は、以下の該当するEU指令で規定されている基本要件に適合しています。

  • 2014/35/EU、低電圧指令 (安全性)
  • 2014/30/EU、電磁両立性指令 (EMC)
  • 2011/65/EU、RoHS (特定有害物質の使用制限)
  • 2014/53/EU、無線機器指令（RED）
  • 2014/34/EU、防爆指令 (ATEX)

製品認証および宣言

この製品のその他の適合規格については、この製品の適合宣言 (DoC) を参照してください。NI製品の製品認証およびDoCを入手するには、ni.com/product-certificationsにアクセスして、型番または製品ラインで検索し、該当するリンクをクリックしてください。

環境管理

NIは、環境に優しい製品の設計および製造に努めています。NIは、製品から特定の有害物質を除外することが、環境およびNIのお客様にとって有益であると考えています。

環境の詳細については、「住みよい地球を作るエンジニアリング」 (ni.com/environment) を参照してください。このページには、NIが順守している環境規制および指令、およびこのドキュメントに含まれていないその他の環境に関する情報が記載されています。

EUおよび英国のお客様

  • 廃電気電子機器 (WEEE)—製品寿命を過ぎたすべてのNI製品は、お住まいの地域の規定および条例に従って廃棄処分してください。お住まいの地域におけるNI製品のリサイクル方法の詳細については、ni.com/environment/weeeを参照してください。

    • 电子信息产品污染控制管理办法（中国RoHS）

  • 中国RoHS— NI符合中国电子信息产品中限制使用某些有害物质指令(RoHS)。关于NI中国RoHS合规性信息，请登录 ni.com/environment/rohs_china。(For information about China RoHS compliance, go to ni.com/environment/rohs_china.)

    • 1 モジュールアセンブリC以降の場合。モジュールアセンブリAおよびBの入力インピーダンスは10 kΩです。

    2 モジュールアセンブリC以降の場合。モジュールアセンブリAおよびBの入力インピーダンスは10 kΩです。

    3 設計内のダイオードクランプは、指定されたレンジ外で追加保護を提供する場合があります。

    4 遅延または位相調整をオンボードクロックに適用して複数のデバイスを合わせることができます。

    5 ソースがSTROBE以外のサンプルクロックをエクスポートできます。

    6 最大データチャンネル間スキューを含みます。

    7 データチャンネル間スキュー、tDDCSC、またはtSCDDCは含みません。

    8 プログラムされたしきい値でのデューティサイクルの範囲です。

    9 両方の集録電圧しきい値で必要です。

    10 モジュールアセンブリC以降の場合。モジュールアセンブリAおよびBの入力インピーダンスは10 kΩです。

    11 STROBEの送信先をDDC CLK OUTに設定することはできません。

    12 ソースはPLLの基準周波数を提供します。

    13 生成セッションの上限値は、スクリプトの命令がないことを前提としています。

    14 スクリプトを使用して、生成する波形、波形が生成される順序、生成する波形数、およびスクリプトトリガにデバイスがどのように反応するかを示します。

    15 NI-HSDIOは、波形サイズに関係なく、波形を物理メモリ32 Sのブロックサイズに割り当てます。

    16 サンプリングレートに依存します。サンプリングレートを上げると最小波形サイズが増加します。

    17 NI-HSDIOは、波形サイズに関係なく、1レコードに最低128バイトを割り当てます。

    18 一時停止トリガ以外のすべてのトリガは、送信先を任意の出力先に設定できます。一時停止トリガは集録セッションにエクスポートできません。

    19 生成中にデータアクティブイベントを使用して、PCI-6541が一時停止状態になるタイミングを決定します。

    20 データアクティブイベント以外の各イベントは、送信先を任意の出力先に設定できます。データアクティブイベントの送信先として設定できるのは、PFIチャンネルのみです。