PCI-5421 仕様

PDFをダウンロード

更新日2025-03-17
42分で読める

PCI-5421 仕様

定義

保証された仕様は、記載された動作条件下における各モデルの性能を示し、モデル保証の対象となります。

特性は、記載された動作条件下における各モデルの使用に関連する値を示しますが、モデル保証の対象外です。

標準仕様は、大部分のモデルが満たす性能です。
公称仕様は、設計、適合性試験、または補足試験に基づく属性を示します。

仕様は、特に記載がない限り、公称値です。

条件

仕様は、特に注釈のない限り、以下の条件下において有効です。

周囲温度範囲が0℃～55℃
アナログフィルタ有効
補間値は使用中のサンプルレートの最大許容値に設定
信号が50Ωで終端されている
ダイレクトパスは1 Vpk-pkに設定
低ゲインアンプパスは2 Vpk-pkに設定
高ゲインアンプパスを12 Vpk-pkに設定
サンプルクロックを100 MS/sに設定

標準仕様は、特に注釈がない限り、以下の条件下において有効です。

周囲温度範囲は23 ±5℃

PCI-5421ピン配列

ピン配列を使用して、PCI-5421の端子に接続します。

表 1. 信号の説明
信号名	タイプ	説明
D<0..15>	出力	デジタルパターン出力です。16ビットのアナログ波形のデジタル表現は、デジタルパターン出力としてこれらの出力で使用できます。このデータは、サンプルクロックのパイプライン遅延後に、メモリから直接使用することができます。デジタルパターン出力は、標準LVDS出力レベルです。すべてのデータビットは、DDC CLK OUTの立ち下がりエッジで変更されます。
DDC CLK IN	入力	これらのラインは、外部サンプリングクロック用のソースとして使用されます。このラインに対して信号発生器の最大周波数でLVDSレベルのクロックを送ることができます。
DDC CLK OUT	出力	デジタルパターン有効時、サンプリングクロックは常にDDCフロントパネルコネクタのDDC CLK OUTラインに経路接続されます。
グランド	—	デジタルグランドです。
PFI<2..3> （入力）	入力	これらのPFIラインでは、外部ソースからのトリガを受信して、波形生成を開始したりステップを順次実行したりすることができます。NI 5421では、ソフトウェアでこの機能を選択することができます。
PFI<4:5>	出力	これらのPFIラインでは、マーカイベントまたは出力開始トリガから信号を経路設定することができます。
予約済み	—	将来の使用のために予約済みです。このラインに信号を接続しないでください。

CH 0アナログ出力

チャンネル数	1
コネクタタイプ	SMBジャック

出力電圧

フルスケール電圧
メイン出力パス¹ メイン出力パスが選択されると、ゲインプロパティまたはNIFGEN_ATTR_GAIN属性の値に応じて、低ゲインアンプまたは高ゲインアンプのいずれかが使用されます。^[1]	12.00 V pk-pk～5.64 mV pk-pk (50 Ω負荷)
ダイレクト出力パス² ダイレクトパスは、中間周波数 (IF) アプリケーションに対して最適化されています。^[2]	1.000 V pk-pk～0.707 V pk-pk

DAC分解能

16ビット

振幅とオフセット

表 2. 振幅範囲^[3]³ 振幅値は、DACのフルスケールが使用されていることを想定した値です。振幅を最小値よりも小さくする必要がある場合は、DACのフルスケールよりも小さい波形を使用します。NI-FGENは、ユーザ指定の負荷抵抗を補正します。
パス	負荷	振幅 (Vpk-pk)
パス	負荷	最小	最大
ダイレクト	50 Ω	0.707	1.00
	1 kΩ	1.35	1.91
	オープン	1.41	2.00
低ゲインアンプ	50 Ω	0.00564	2.00
	1 kΩ	0.0107	3.81
	オープン	0.0113	4.00
高ゲインアンプ	50 Ω	0.0338	12.0
	1 kΩ	0.0644	22.9
	オープン	0.0676	24.0

振幅分解能	振幅範囲の0.06% (0.004 dB) 未満
オフセットレンジ⁴ オフセットレンジは、ダイレクトパスでは使用できません。^[4]	振幅範囲の±25%の範囲 (間隔は振幅範囲の<0.0014%)

確度

表 3. DC確度^[5]⁵ すべてのパスが振幅およびゲイン誤差に対してキャリブレーションを実行します。低ゲインおよび高ゲインアンプパスもオフセット誤差に対してキャリブレートされます。DC確度は、高インピーダンス負荷に対してキャリブレーションを実行します。*振幅範囲*は、ゲイン設定の2倍に定義されています。たとえば、ゲインが8のDC信号の場合、振幅範囲は16 Vです。この信号のオフセットが1.5の場合、DC確度は、±0.2% * (16 V) ± 0.05% * (1.5 V) ± 500µV = ±33.25 mVで計算されます。
パス	DC確度
パス	セルフキャリブレーション実行時の温度±10℃	0℃～55℃
低ゲインアンプ	(振幅範囲の±0.2%) ± (オフセットの0.05%) ± 500 µV	(振幅範囲の±0.4%) ± (オフセットの0.05%) ± 1 mV
高ゲインアンプ	(振幅範囲の±0.2%) ± (オフセットの0.05%) ± 500 µV	(振幅範囲の±0.4%) ± (オフセットの0.05%) ± 1 mV
パス	ゲイン確度
パス	セルフキャリブレーション実行時の温度±10℃	0℃～55℃
ダイレクト	±0.2% 振幅範囲	±0.4% 振幅範囲

DCオフセット誤差^[6]⁶ 0℃～55℃の範囲内。

±30 mV

AC振幅確度^[7]⁷ 50 kHz正弦波を使用し、高インピーダンスで終端してあります。

(+2.0% + 1 mV)、(-1.0% - 1 mV)

(+0.8% + 0.5 mV)、(-0.2% - 0.5 mV)、(標準)

出力

出力インピーダンス	ソフトウェアで選択可能 (50 Ωまたは75 Ω) (公称)
負荷インピーダンス補正	出力振幅は、ユーザ指定の負荷インピーダンスに対して補正されています。
出力カプリング	DC
出力有効	ソフトウェアで選択可能^[8]⁸ 出力パスが無効の場合、CH 0出力は、選択された出力インピーダンスに値が等しい1 W抵抗でグランドに終端されます。
最大出力過負荷	CH 0は、破損せずに50 Ω、±12 V (ダイレクトパスの場合は±8 V) ソースに接続可能。^[9]⁹ CH 0が無限に短絡接地されている場合は破損しません。
波形加算	サポートされている^[10]¹⁰ 複数のPCI-5421波形発生器の出力端子を直接接続できます。

周波数および過渡応答

帯域幅¹¹ -3 dBで測定してあります。^[11]

43 MHz

デジタル補間フィルタ¹² 10 MS/s未満のサンプリングクロックレートでは、デジタルフィルタは使用できません。補間によるサンプリングレートへの影響の詳細については、「実効サンプリングレート」を参照してください。^[12]

ソフトウェアで選択可能: 有限インパルス応答 (FIR) フィルタ。使用可能な補間係数は、2、4、または8です。

アナログフィルタ¹³ 低ゲインおよび高ゲインアンプパスで利用可能です。^[13]

ソフトウェアで選択可能: 7次楕円フィルタ。

パスバンドフラットネス¹⁴ 50 kHzを基準とします。^[14]
ダイレクトパス	-0.4 dB～+0.6 dB、100 Hz～40 MHz
低ゲインアンプパス	-1.0 dB～+0.5 dB、100 Hz～20 MHz
高ゲインアンプパス	-1.2 dB～+0.5 dB、100 Hz～20 MHz

パルス応答¹⁵ アナログフィルタおよびデジタル補間フィルタは無効です。^[15]

ダイレクトパス

立ち上がり/立ち下がり時間

<5 ns

アベレーション

<10%（標準）

低ゲインアンプパス

立ち上がり/立ち下がり時間

<8 ns

アベレーション

<5%（標準）

高ゲインアンプパス
立ち上がり/立ち下がり時間	<10 ns
アベレーション	<5%（標準）

一般的な関数で推奨される最大周波数

推奨される最大周波数¹⁶ 二乗関数、ランプ関数、三角関数では、アナログフィルタおよびデジタル補間フィルタを無効にします。最小周波数は<1 mHzです。この値は、メモリサイズと計測器構成に依存します。^[16]

ダイレクトパス
正弦波	43 MHz
方形波	非推奨
ランプ	非推奨
三角波	非推奨

低ゲインアンプパス
正弦波	43 MHz
方形波	25 MHz
ランプ	5 MHz
三角波	5 MHz

高ゲインアンプパス
正弦波	43 MHz
方形波	12.5 MHz
ランプ	5 MHz
三角波	5 MHz

スペクトル特性

表 4. 高調波ありスプリアスフリーダイナミックレンジ (SFDR)¹⁷ -1 dBFSの振幅、DC～100 MHzで測定してあります。すべての値にエイリアスされた高調波が含まれています。ダイナミックレンジは搬送波レベルと最大スプリアスの差として定義されます。^[]
周波数	高調波ありSFDR (dB) (標準)
周波数	ダイレクトパス	低ゲインアンプパス	高ゲインアンプパス
1 MHz	70	65	66
5 MHz			58
10 MHz			52
20 MHz	63	64	49
30 MHz	57	60	43
40 MHz	48	53	39
50 MHz	48	53	—
60 MHz	47	52
70 MHz	47
80 MHz	41

表 5. 高調波なしスプリアスフリーダイナミックレンジ (SFDR)^[]
周波数	高調波なしSFDR (dB) (標準)
周波数	ダイレクトパス	低ゲインアンプパス	高ゲインアンプパス
1 MHz	84	79	76
5 MHz	84
10 MHz	79
20 MHz	79
30 MHz	72	70	67
40 MHz	47	57	54
50 MHz	47	52	—
60 MHz	46	51
70 MHz	46
80 MHz	40

表 6. 平均ノイズ密度¹⁸ 低振幅の平均ノイズ密度は、-148 dBm/Hzノイズフロアによって制限されます。^[]、ダイレクトパス
振幅範囲		平均ノイズ密度（標準）
振幅範囲		$\frac{nV}{√Hz}$	dBm/Hz	dBFS/Hz
1.00 V pk-pk	4.0 dBm	19.9	-141	-145

表 7. 平均ノイズ密度^[]、低ゲインアンプパス
振幅範囲		平均ノイズ密度（標準）
振幅範囲		$\frac{nV}{√Hz}$	dBm/Hz	dBFS/Hz
0.06 V pk-pk	-20.5 dBm	1.3	-148	-144
0.10 V pk-pk	-16.0 dBm	2.2
0.40 V pk-pk	-4.0 dBm	8.9
1.00 V pk-pk	4.0 dBm	22.3	-140
2.00 V pk-pk	10.0 dBm	44.6	-134

表 8. 平均ノイズ密度^[]、高ゲインアンプパス
振幅範囲		平均ノイズ密度（標準）
振幅範囲		$\frac{nV}{√Hz}$	dBm/Hz	dBFS/Hz
4.00 V pk-pk	16.0 dBm	93.8	-128	-144
12.00 V pk-pk	25.6 dBm	281.5	-118	-144

SINAD (Signal to Noise and Distortion)^[19]¹⁹ 振幅-1デシベルフルスケール (dBFS) です。DC～50 MHzで測定されています。低振幅のSINADは、-148 dBm/Hzノイズフロアによって制限されます。

値はすべて標準値。

ダイレクトパス
1 MHz	64 dB
10 MHz	61 dB
20 MHz	57 dB
30 MHz	60 dB
40 MHz	60 dB
43 MHz	58 dB

低ゲインアンプパス
1 MHz	66 dB
10 MHz	60 dB
20 MHz	56 dB
30 MHz	62 dB
40 MHz	62 dB
43 MHz	60 dB

高ゲインアンプパス
1 MHz	63 dB
10 MHz	47 dB
20 MHz	42 dB
30 MHz	62 dB
40 MHz	62 dB
43 MHz	55 dB

スプリアスフリーダイナミックレンジ (SFDR)

すべての値は標準値であり、エイリアスされた高調波が含まれています。ダイナミックレンジは搬送波レベルと最大スプリアスの差として定義されます。

高調波を含むSFDR^[20]²⁰ 振幅は-1 dBFSです。DC～50 MHzで測定されています。高調波歪みとも呼ばれます。低振幅の高調波を含むSFDRは、-148 dBm/Hzノイズフロアによって制限されます。

ダイレクトパス
1 MHz	76 dB
10 MHz	68 dB
20 MHz	60 dB
30 MHz	73 dB
40 MHz	76 dB
43 MHz	78 dB

低ゲインアンプパス
1 MHz	71 dB
10 MHz	64 dB
20 MHz	57 dB
30 MHz	73 dB
40 MHz	73 dB
43 MHz	75 dB

高ゲインアンプパス
1 MHz	58 dB
10 MHz	47 dB
20 MHz	42 dB
30 MHz	74 dB
40 MHz	74 dB
43 MHz	59 dB

高調波なしSFDR^[21]²¹ 振幅は-1 dBFSです。DC～50 MHzで測定されています。低振幅の高調波なしSFDRは、-148 dBm/Hzノイズフロアによって制限されます。

ダイレクトパス
1 MHz	87 dB
10 MHz	86 dB
20 MHz	79 dB
30 MHz	72 dB
40 MHz	75 dB
43 MHz	77 dB

低ゲインアンプパス
1 MHz	90 dB
10 MHz	88 dB
20 MHz	88 dB
30 MHz	72 dB
40 MHz	72 dB
43 MHz	74 dB

高ゲインアンプパス
1 MHz	90 dB
10 MHz	90 dB
20 MHz	88 dB
30 MHz	73 dB
40 MHz	73 dB
43 MHz	59 dB

全高調波歪み (THD)

THD²² 振幅-1 dBFSです。第2高調波から第6高調波が含まれます。^[22] (0℃～40℃)

ダイレクトパス
20 kHz	-77 dBc（標準）
1 MHz	-75 dBc（標準）
5 MHz	-68 dBc
10 MHz	-65 dBc
20 MHz	-55 dBc
30 MHz	-50 dBc
40 MHz	-47 dBc
43 MHz	-46 dBc

低ゲインアンプパス
20 kHz	-77 dBc（標準）
1 MHz	-70 dBc（標準）
5 MHz	-68 dBc
10 MHz	-61 dBc
20 MHz	-53 dBc
30 MHz	-48 dBc
40 MHz	-46 dBc
43 MHz	-45 dBc

高ゲインアンプパス
20 kHz	-77 dBc（標準）
1 MHz	-62 dBc（標準）
5 MHz	-55 dBc
10 MHz	-46 dBc

THD^[22] (0℃～55℃)

ダイレクトパス
20 kHz	-76 dBc（標準）
1 MHz	-74 dBc（標準）
5 MHz	-67 dBc
10 MHz	-63 dBc
20 MHz	-54 dBc
30 MHz	-48 dBc
40 MHz	-45 dBc
43 MHz	-44 dBc

低ゲインアンプパス
20 kHz	-76 dBc（標準）
1 MHz	-69 dBc（標準）
5 MHz	-67 dBc
10 MHz	-60 dBc
20 MHz	-52 dBc
30 MHz	-46 dBc
40 MHz	-41 dBc
43 MHz	-41 dBc

高ゲインアンプパス
20 kHz	-76 dBc（標準）
1 MHz	-61 dBc（標準）
5 MHz	-54 dBc
10 MHz	-45 dBc

平均ノイズ密度^[23]²³ 低振幅の平均ノイズ密度は、-148 dBm/Hzノイズフロアによって制限されます。

ダイレクトパス

1 Vpk-pk、4.0 dBmの振幅範囲

\frac{nV}{√Hz}

、-142 dBm/Hz、-146.0 dBFS/Hz

低ゲインアンプパス
0.06 Vpk-pk、-20.4 dBmの振幅範囲	9 $\frac{nV}{√Hz}$ 、-148 dBm/Hz、-127.6 dBFS/Hz
0.1 Vpk-pk、-16.0 dBmの振幅範囲	9 $\frac{nV}{√Hz}$ 、-148 dBm/Hz、-132.0 dBFS/Hz
0.4 Vpk-pk、-4.0 dBmの振幅範囲	13 $\frac{nV}{√Hz}$ 、-145 dBm/Hz、-141.0 dBFS/Hz
1 Vpk-pk、4.0 dBmの振幅範囲	18 $\frac{nV}{√Hz}$ 、-142 dBm/Hz、-146.0 dBFS/Hz
2 Vpk-pk、10.0 dBmの振幅範囲	35 $\frac{nV}{√Hz}$ 、-136 dBm/Hz、-146.0 dBFS/Hz

高ゲインアンプパス

4 Vpk-pk、16.0 dBmの振幅範囲

\frac{nV}{√Hz}

、-130 dBm/Hz、-146.0 dBFS/Hz

12 Vpk-pk, 25.6 dBmの振幅範囲

213

\frac{nV}{√Hz}

、-120 dBm/Hz、-145.6 dBFS/Hz

相互変調歪み（IMD）^[24]²⁴ 各トーンは-7 dBFSです。

値はすべて標準値。

ダイレクトパス
10.2 MHzおよび11.2 MHz	-81 dBc
10.6 MHzおよび10.8 MHz	-81 dBc
19.5 MHzおよび20.5 MHz	-78 dBc
19.9 MHzおよび20.1 MHz	-78 dBc
34.0 MHzおよび35.0 MHz	-75 dBc
34.8 MHzおよび35.0 MHz	-75 dBc
42.0 MHzおよび43.0 MHz	-75 dBc
42.8 MHzおよび43.0 MHz	-75 dBc

低ゲインアンプパス
10.2 MHzおよび11.2 MHz	-80 dBc
10.6 MHzおよび10.8 MHz	-79 dBc
19.5 MHzおよび20.5 MHz	-66 dBc
19.9 MHzおよび20.1 MHz	-65 dBc
34.0 MHzおよび35.0 MHz	-58 dBc
34.8 MHzおよび35.0 MHz	-58 dBc
42.0 MHzおよび43.0 MHz	-55 dBc
42.8 MHzおよび43.0 MHz	-55 dBc

高ゲインアンプパス
10.2 MHzおよび11.2 MHz	-62 dBc
10.6 MHzおよび10.8 MHz	-61 dBc
19.5 MHzおよび20.5 MHz	-54 dBc
19.9 MHzおよび20.1 MHz	-50 dBc
34.0 MHzおよび35.0 MHz	-51 dBc
34.8 MHzおよび35.0 MHz	-51 dBc
42.0 MHzおよび43.0 MHz	-51 dBc
42.8 MHzおよび43.0 MHz	-50 dBc

スペクトル性能

以下の図のノイズフロアは、測定デバイスによって制限されます。この制限の詳細については、「平均ノイズ密度」を参照してください。

図 4. 10 MHzシングルトーンスペクトル、ダイレクトパス、100 MS/s、補間係数を4に設定

図 5. 10 MHzシングルトーンスペクトル、低ゲインアンプパス、100 MS/s、補間係数を4に設定

サンプリングクロック

ソース

内部^[25]²⁵ 内部クロックソースの詳細については、「オンボードクロック」セクションを参照してください。

N で除算 (N ≧ 1)

DDSベース、高分解能

外部

CLK IN (SMBフロントパネルコネクタ)

DDC CLK IN (DIGITAL DATA & CONTROLフロントパネルコネクタ)

外部、RTSI<0..7>

サンプルレートの範囲と分解能

サンプルレートの範囲
Nで除算	23.84 S/s～100 MS/s
高分解能	10 S/s～100 MS/s
CLK IN	200 kS/s～105 MS/s
DDC CLK IN	10 S/s～105 MS/s
RTSI<0..7>	10 S/s～20 MS/s

サンプルレートの分解能
Nで除算	(100 MS/s) / N (1 ≤ N ≤ 4,194,304)に構成可能
高分解能	1.06 µHz
CLK IN、DDC CLK IN、およびRTSI<0..7>	分解能は外部クロックソースにより決定されます。外部サンプルクロックのデューティサイクル許容範囲は40%～60%です。

実効サンプルレート


(補間係数) * (サンプルレート) = 実効サンプルレート
補間係数	サンプルレート	実効サンプルレート
1（OFF）	10 S/s～105 MS/s	10 S/s～105 MS/s
2	12.5 MS/s～105 MS/s	25 MS/s～210 MS/s
4	10 MS/s～100 MS/s	40 MS/s～400 MS/s
8	10 MS/s～50 MS/s	80 MS/s～400 MS/s

サンプルクロック遅延範囲と分解能

表 9. 遅延調整範囲
サンプルクロックソース	遅延調整範囲
Nで除算	±1サンプルクロック周期
高分解能	±1サンプルクロック周期
CLK IN	0 ns～7.6 ns
DDC CLK IN
PXI Starトリガ
PXI_Trig <0..7>

表 10. 遅延調整分解能
サンプルクロックソース	遅延調整分解能
Nで除算	<10 ps
高分解能	サンプルクロック周期/16,384
CLK IN	<15 ps
DDC CLK IN
PXI Starトリガ
PXI_Trig <0..7>

システム位相ノイズおよびジッタ (10 MHz搬送波)

システム位相ノイズ密度オフセット²⁶ 2倍DACオーバーサンプリングで指定されます。^[26]

Nで除算
100 Hz	-110 dBc/Hz
1 kHz	-127 dBc/Hz
10 kHz	-137 dBc/Hz

高分解能^[27]²⁷ 高分解能仕様は、サンプルレートが低下するにつれ高くなります。
100 Hz	-109 dBc/Hz
1 kHz	-121 dBc/Hz
10 kHz	-123 dBc/Hz

CLK IN
100 Hz	-113 dBc/Hz
1 kHz	-125 dBc/Hz
10 kHz	-135 dBc/Hz

システム出力ジッタ (100 Hz～100 kHzを統合)^[26]
Nで除算	<2.0 ps rms
高分解能^[]	<4.2 ps rms
CLK IN	<2.0 ps rms

外部サンプルクロック入力のジッタ許容値
サイクル間ジッタ	±300 ps
周期ジッタ	±1 ns

サンプルクロックのエクスポート

出力先²⁸ エクスポートしたサンプリングクロックは、整数K (1 ≤ K ≤ 4,194,304) で分周可能です。^[28]

PFI <0..1> (SMBフロントパネルコネクタ)

DDC CLK OUT (DIGITAL DATA & CONTROLフロントパネルコネクタ)

RTSI<0..6>

最大周波数
PFI <0..1>	105 MHz
DDC CLK OUT	105 MHz
RTSI<0..6>	20 MHz

ジッタ
PFI 0	6 ps rms (標準)
PFI 1	12 ps rms (標準)
DDC CLK OUT	40 ps rms (標準)

デューティサイクル
PFI <0..1>	25%～65%
DDC CLK OUT	40%～60%

オンボードクロック (内部VCXO)

ソース	内部サンプルクロックは、位相ロックループを使用して基準クロックにロック、またはオンボードVCXO周波数基準から取得されます。
周波数確度	±25 ppm

位相ロックループ (PLL) 基準クロック

ソース^[29]²⁹ PLL基準クロックは、PLLの基準周波数を提供します。	RTSI_7（RTSI_CLK） CLK IN (SMBフロントパネルコネクタ)
周波数確度	PLLを使用している場合、PCI-5421の周波数確度は、PLL基準クロックソースの周波数確度のみに依存します。
ロック時間	200 ms (最大) 70 ms (標準)
周波数レンジ^[30]³⁰ PLL基準クロック周波数には、±50 ppmの確度が必要です。	5 MHz～20 MHz (1 MHz間隔)^[31]³¹ デフォルトは10 MHzです。
デューティサイクルレンジ	40%～60%
出力先	PFI <0..1> (SMBフロントパネルコネクタ) RTSI<0..6>

CLK IN

コネクタタイプ

SMBジャック

方向

入力

出力先

サンプルクロック

PLL基準クロック

周波数レンジ
サンプルクロックの出力先および正弦波	1 MHz～105 MHz
サンプルクロックの出力先および方形波	200 kHz～105 MHz
PLL基準クロックの出力先	5 MHz～20 MHz

入力電圧レンジ (50 Ω負荷)
正弦波	0.65 Vpk-pk～2.8 V pk-pk (0 dBm～+13 dBm)
方形波	0.2 V pk-pk～2.8 V pk-pk

最大入力過負荷

±10 V

入力インピーダンス

50Ω

入力カプリング

PFI 0およびPFI 1

コネクタタイプ

SMBジャック (2個)

方向

双方向

周波数レンジ

DC～105 MHz

入力の場合 (トリガ)
出力先	開始トリガ
最大入力過負荷	-2 V～+7 V
V IH	2.0 V
V IL	0.8 V
入力インピーダンス	1 kΩ

出力の場合（イベント）

ソース

整数K (1 ≤ K ≤ 4,194,304)で分周されたサンプルクロック

整数M (2 ≤ M ≤ 4,194,304)で分周されたサンプルクロックタイムベース (200 MHz)

PLL基準クロック

マーカ

エクスポートした開始トリガ (出力開始トリガ)

出力インピーダンス

50 Ω

最大出力過負荷

-2 V～+7 V

最小V OH³² 出力ドライバは+3.3 V TTLと互換性があります。^[32]
開回路	2.9 V
50 Ω負荷	1.4 V

最大V OL^[32]
開回路	0.2 V
50 Ω負荷	0.2 V

立ち上がり/立ち下がり時間（20%～80%）^[33]³³ 10 pFの負荷。

≤2.0 ns

DIGITAL DATA & CONTROL (DDC)

コネクタタイプ	68ピン VHDCIメスコネクタ
データ出力信号数	16
制御信号	DDC CLK OUT（クロック出力） DDC CLK IN（クロック入力） PFI 2（入力） PFI 3（入力） PFI 4（出力） PFI 5（出力）
グランド	23ピン

出力信号 (データ出力、DDC CLK OUTおよびPFI<4..5>)

低電圧差動信号 (LVDS)^[34]³⁴ 100Ω差動負荷で試験済み、モジュールのフロントパネルで測定、負荷キャパシタンス<10 pF、ドライバおよびレシーバはANSI/TIA/EIA-644規格に適合しています。
V OH	1.3 V (標準) 1.7 V (最大)
V OL	0.8 V (最小) 1.0 V (標準)
差動出力電圧	0.25 V (最小) 0.45 V (最大)
出力コモンモード電圧	1.125 V (最小) 1.375 V (最大)
立ち上がり/立ち下がり時間 (20%～80%)	0.8 ns (標準) 1.6 ns (最大)

出力スキュー^[35]³⁵ DIGITAL DATA & CONTROL (DDC) フロントパネルコネクタの2つの出力信号間のスキューです。

1 ns (標準)

2 ns (最大)

出力有効化/無効化

すべてのデータ出力信号および制御信号をソフトウェアで一括して制御します。無効な場合、出力信号は高インピーダンス状態になります。

最大出力過負荷

-0.3 V～+3.9 V

入力信号 (DDC CLK INおよびPFI<2..3>を含む)

信号タイプ	低電圧差動信号 (LVDS)
入力差動インピーダンス	100 Ω
最大出力過負荷	-0.3 V～+3.9 V
差動入力電圧	0.1 V (最小) 0.5 V (最大)
入力コモンモード電圧	0.2 V (最小) 2.2 V (最大)

DDC CLK OUT

クロック形式	データ出力およびマーカは、DDC CLK OUTの立ち下がりエッジで変化します。
周波数レンジ	詳細については、「サンプルクロック」セクションを参照してください。
デューティサイクル	40%～60%
ジッタ	40 ps rms

DDC CLK IN

クロック形式	DDCデータ出力信号は、DDC CLK INの立ち上がりエッジで変化します。
周波数レンジ	10 Hz～105 MHz
入力デューティサイクルの許容値	40%～60%
入力ジッタ許容値	サイクル間ジッタは300 ps pk-pk 周期ジッタは1 ns rms

開始トリガ

ソース

PFI<0..1> (SMBフロントパネルコネクタ)

PFI<2..3>（DIGITAL DATA & CONTROLフロントパネルコネクタ）

RTSI<0..7>

ソフトウェア（ノードまたは関数呼び出しを使用）

即時（トリガを待機しない）。デフォルトは即時です。

モード

単一

連続

ステップ

バースト

エッジ検出

立ち上がり

最小パルス幅

25 ns

開始トリガからCH 0アナログ出力までの遅延
デジタル補間フィルタ無効	43サンプルクロック周期 + 110 ns（標準）
補間係数（2）	57サンプルクロック周期 + 110 ns（標準）
補間係数（4）	63サンプルクロック周期 + 110 ns（標準）
補間係数（8）	64サンプルクロック周期 + 110 ns（標準）

開始トリガからDDC出力までの遅延

40サンプルクロック周期 + 110 ns

エクスポートしたトリガの出力先

トリガとして使用する信号は、「マーカ」セクションの出力先仕様に記載されるすべての出力先に経路設定が可能です。

エクスポートしたトリガの遅延

65 ns（標準）

エクスポートしたトリガのパルス幅

>150 ns

マーカ

出力先

PFI <0..1> (SMBフロントパネルコネクタ)

PFI <4..5> (DIGITAL DATA & CONTROLフロントパネルコネクタ)

RTSI<0..6>

数量

1マーカ/セグメント

波形量

マーカは、サンプル4つの整数倍に配置する必要があります。

幅

>150 ns

スキュー (アナログ出力を基準にして)
PFI <0..1>	±2サンプルクロック周期
PXI_Trig <0..6>	±2サンプルクロック周期

スキュー (デジタルデータ出力を基準にして)
PFI <4..5>	<2 ns

ジッタ

20 ps rms

任意波形生成モード

メモリ使用

PCI-5421は、波形と命令がオンボードメモリを共有するSMC (Synchronization and Memory Core) テクノロジを使用しています。パラメータ (シーケンスリストのセグメント数、メモリ内の波形の最大数、および波形ストレージ用に使用できるサンプル数など) は、柔軟性があり、ユーザ定義が可能です。

オンボードメモリサイズ
8 MB (標準)	8,388,608 バイト
32 MB (オプション)	33,554,432 バイト
256 MB (オプション)	268,435,456 バイト
512 MB (オプション)	536,870,912 バイト

出力モード

任意波形³⁶ 任意波形モードでは、単一波形がオンボードメモリに格納されている波形セットから選択され、生成されます。^[36]

任意シーケンス³⁷ 任意シーケンスモードでは、シーケンスによってPCI-5421が波形セットを特定の順序で生成します。シーケンスの要素は、セグメントとしても示されます。各セグメントは一連の命令に関連付けられます。手順は、メモリ内の波形セットから選択される波形、生成される波形のループ (反復) の数、マーカ出力信号が送信される波形のサンプルを認識します。^[37]

表 11. 最小波形サイズ
トリガモード	最小波形サイズ (サンプル)
	任意波形モード	任意シーケンスモード^[38]³⁸ 任意シーケンスモードでは、最小波形サイズはサンプルレートに依存します。
	任意波形モード	>50 MS/s時	≤50 MS/s時
単一	16
連続	16サンプル	96サンプル（>50 MS/s時）	32サンプル（≤50 MS/s時）
ステップ
バースト

ループカウント

1～16,777,215

バーストトリガ: 無制限

波形量

波形サイズは、4つのサンプルの整数倍である必要があります。

メモリ制限

メモ特別な記載がない限りすべてのトリガモード。

表 12. 最大波形メモリ
オンボードメモリ	最大波形メモリ (サンプル数)
オンボードメモリ	任意波形モード	任意シーケンスモード³⁹ シーケンス内に1つまたは2つのセグメントがある場合。^[39]
8 MB (標準)	4,194,176	4,194,120
32 MB (オプション)	16,777,088	16,777,008
256 MB (オプション)	134,217,600	134,217,520
512 MB (オプション)	268,435,328	268,435,200

表 13. 任意シーケンスモードでの最大波形^[39]
オンボードメモリ	最大波形
8 MB (標準)	65,000
8 MB (標準)	バーストトリガ: 8,000
32 MB (オプション)	262,000
32 MB (オプション)	バーストトリガ: 32,000
256 MB (オプション)	2,097,000
256 MB (オプション)	バーストトリガ: 262,000
512 MB (オプション)	4,194,000
512 MB (オプション)	バーストトリガ: 524,000

表 14. 任意シーケンスモードでのシーケンス内の最大セグメント数^[40]⁴⁰ 波形メモリのサンプル数が4,000未満の場合。
オンボードメモリ	シーケンス内の最大セグメント数
8 MB (標準)	104,000
8 MB (標準)	バーストトリガ: 65,000
32 MB (オプション)	418,000
32 MB (オプション)	バーストトリガ: 262,000
256 MB (オプション)	3,354,000
256 MB (オプション)	バーストトリガ: 2,090,000
512 MB (オプション)	6,708,000
512 MB (オプション)	バーストトリガ: 4,180,000

キャリブレーション

セルフキャリブレーション	オンボードでは、24ビットADCおよび精度電圧基準を用いてDCゲインおよびオフセットを校正します。セルフキャリブレーションは、ソフトウェアを利用してユーザが開始し、完了までに約75秒かかります。
外部キャリブレーション	外部キャリブレーションは、VCXO、電圧基準、DCゲイン、およびオフセットを校正します。適切な定数は、不揮発性メモリに保管されます。
キャリブレーション間隔	仕様は、外部キャリブレーションから2年間有効です。
ウォームアップ時間	15分

電力

値はすべて標準値。CH 0が短絡接地されている場合に、過負荷動作が発生。

+3.3 VDC
標準動作	1.9 A
過負荷動作	2.7 A

+5 VDC
標準動作	2.0 A
過負荷動作	2.2 A

+12 VDC
標準動作	0.46 A
過負荷動作	0.5 A

-12 VDC
標準動作	0.01 A
過負荷動作	0.01 A

合計電力
標準動作	21.9 W
過負荷動作	26.0 W

環境

最大使用高度	2,000 m (周囲温度25℃の時)
汚染度	2

室内使用のみ。

動作環境

周囲温度範囲	0℃～45℃ (IEC 60068-2-1およびIEC 60068-2-2に従って試験済み。)
相対湿度範囲	10～90%、結露なきこと（IEC 60068-2-56に従って試験済み。）

保管環境

周囲温度範囲	-25℃～85℃ (IEC-60068-2-1およびIEC-60068-2-2に基づいて試験済み)。
相対湿度範囲	5%～95%、結露なきこと (IEC 60068-2-56に基づいて試験済み)

耐衝撃/振動

保管時衝撃	最大50 g（半正弦波）、11 msパルス（IEC 60068-2-27に準拠して試験済み。MIL-PRF-28800Fに基づいてテストプロファイルを確立。)
非動作時のランダム振動	5 Hz～500 Hz、2.4 g_rms（IEC 60068-2-64に準拠して試験済み。非動作時のテストプロファイルは、MIL-PRF-28800F、Class 3の要件を上回る。)

物理値

外形寸法

34.1 cm × 2.0 cm × 10.7 cm

（13.4 in. × 0.8 in. × 4.2 in.）

重量

419 g (14.8 oz)

認可および準拠

安全適合標準

この製品は、計測、制御、実験に使用される電気装置に関する以下の安全規格要件を満たすように設計されています。

IEC 61010-1、EN 61010-1
UL 61010-1、CSA C22.2 No. 61010-1

メモ安全保証については、製品ラベルまたは「製品認証および宣言」セクションを参照してください。

電磁両立性

この製品は、計測、制御、実験に使用される電気装置に関する以下のEMC規格の必要条件を満たしています。

EN 61326-1 (IEC 61326-1): Class Aエミッション、基本イミュニティ
EN 55011 (CISPR 11): Group 1、Class Aエミッション
EN 55022 (CISPR 22): Class Aエミッション
EN 55024 (CISPR 24): イミュニティ
AS/NZS CISPR 11: Group 1、Class Aエミッション
AS/NZS CISPR 22: Class Aエミッション
FCC 47 CFR Part 15B: Class Aエミッション
ICES-001: Class Aエミッション

メモ米国では (FCC 47 CFRに従って)、Class A機器は商業、軽工業、および重工業の設備内での使用を目的としています。欧州、カナダ、オーストラリア、およびニュージーランドでは (CISPR 11に従って)、Class A機器は重工業の設備内のみでの使用を目的としています。

メモ Group 1機器とは (CISPR 11に従って) 材料の処理または検査/分析の目的で無線周波数エネルギーを意図的に生成しない工業用、科学、または医療向け機器のことです。

メモ EMC宣言、認証、追加情報については、「製品認証および宣言」を参照してください。

製品認証および宣言

この製品のその他の適合規格については、この製品の適合宣言 (DoC) を参照してください。NI製品の製品認証およびDoCを入手するには、ni.com/product-certificationsにアクセスして、型番または製品ラインで検索し、該当するリンクをクリックしてください。

環境管理

NIは、環境に優しい製品の設計および製造に努めています。NIは、製品から特定の有害物質を除外することが、環境およびNIのお客様にとって有益であると考えています。

環境の詳細については、「住みよい地球を作るエンジニアリング」 (ni.com/environment) を参照してください。このページには、NIが順守している環境規制および指令、およびこのドキュメントに含まれていないその他の環境に関する情報が記載されています。

EUおよび英国のお客様

廃電気電子機器 (WEEE)—製品寿命を過ぎたすべてのNI製品は、お住まいの地域の規定および条例に従って廃棄処分してください。お住まいの地域におけるNI製品のリサイクル方法の詳細については、ni.com/environment/weeeを参照してください。

电子信息产品污染控制管理办法（中国RoHS）

中国RoHS— NI符合中国电子信息产品中限制使用某些有害物质指令(RoHS)。关于NI中国RoHS合规性信息，请登录 ni.com/environment/rohs_china。(For information about China RoHS compliance, go to ni.com/environment/rohs_china.)

¹ メイン出力パスが選択されると、ゲインプロパティまたはNIFGEN_ATTR_GAIN属性の値に応じて、低ゲインアンプまたは高ゲインアンプのいずれかが使用されます。

² ダイレクトパスは、中間周波数 (IF) アプリケーションに対して最適化されています。

³ 振幅値は、DACのフルスケールが使用されていることを想定した値です。振幅を最小値よりも小さくする必要がある場合は、DACのフルスケールよりも小さい波形を使用します。NI-FGENは、ユーザ指定の負荷抵抗を補正します。

⁴ オフセットレンジは、ダイレクトパスでは使用できません。

⁵ すべてのパスが振幅およびゲイン誤差に対してキャリブレーションを実行します。低ゲインおよび高ゲインアンプパスもオフセット誤差に対してキャリブレートされます。DC確度は、高インピーダンス負荷に対してキャリブレーションを実行します。振幅範囲は、ゲイン設定の2倍に定義されています。たとえば、ゲインが8のDC信号の場合、振幅範囲は16 Vです。この信号のオフセットが1.5の場合、DC確度は、±0.2% * (16 V) ± 0.05% * (1.5 V) ± 500µV = ±33.25 mV

⁶ 0℃～55℃の範囲内。

⁷ 50 kHz正弦波を使用し、高インピーダンスで終端してあります。

⁸ 出力パスが無効の場合、CH 0出力は、選択された出力インピーダンスに値が等しい1 W抵抗でグランドに終端されます。

⁹ CH 0が無限に短絡接地されている場合は破損しません。

¹⁰ 複数のPCI-5421波形発生器の出力端子を直接接続できます。

¹¹ -3 dBで測定してあります。

¹² 10 MS/s未満のサンプリングクロックレートでは、デジタルフィルタは使用できません。補間によるサンプリングレートへの影響の詳細については、「実効サンプリングレート」を参照してください。

¹³ 低ゲインおよび高ゲインアンプパスで利用可能です。

¹⁴ 50 kHzを基準とします。

¹⁵ アナログフィルタおよびデジタル補間フィルタは無効です。

¹⁶ 二乗関数、ランプ関数、三角関数では、アナログフィルタおよびデジタル補間フィルタを無効にします。最小周波数は<1 mHzです。この値は、メモリサイズと計測器構成に依存します。

¹⁷ -1 dBFSの振幅、DC～100 MHzで測定してあります。すべての値にエイリアスされた高調波が含まれています。ダイナミックレンジは搬送波レベルと最大スプリアスの差として定義されます。

¹⁸ 低振幅の平均ノイズ密度は、-148 dBm/Hzノイズフロアによって制限されます。

¹⁹ 振幅-1デシベルフルスケール (dBFS) です。DC～50 MHzで測定されています。低振幅のSINADは、-148 dBm/Hzノイズフロアによって制限されます。

²⁰ 振幅は-1 dBFSです。DC～50 MHzで測定されています。高調波歪みとも呼ばれます。低振幅の高調波を含むSFDRは、-148 dBm/Hzノイズフロアによって制限されます。

²¹ 振幅は-1 dBFSです。DC～50 MHzで測定されています。低振幅の高調波なしSFDRは、-148 dBm/Hzノイズフロアによって制限されます。

²² 振幅-1 dBFSです。第2高調波から第6高調波が含まれます。

²³ 低振幅の平均ノイズ密度は、-148 dBm/Hzノイズフロアによって制限されます。

²⁴ 各トーンは-7 dBFSです。

²⁵ 内部クロックソースの詳細については、「オンボードクロック」セクションを参照してください。

²⁶ 2倍DACオーバーサンプリングで指定されます。

²⁷ 高分解能仕様は、サンプルレートが低下するにつれ高くなります。

²⁸ エクスポートしたサンプリングクロックは、整数K (1 ≤ K ≤ 4,194,304) で分周可能です。

²⁹ PLL基準クロックは、PLLの基準周波数を提供します。

³⁰ PLL基準クロック周波数には、±50 ppmの確度が必要です。

³¹ デフォルトは10 MHzです。

³² 出力ドライバは+3.3 V TTLと互換性があります。

³³ 10 pFの負荷。

³⁴ 100Ω差動負荷で試験済み、モジュールのフロントパネルで測定、負荷キャパシタンス<10 pF、ドライバおよびレシーバはANSI/TIA/EIA-644規格に適合しています。

³⁵ DIGITAL DATA & CONTROL (DDC) フロントパネルコネクタの2つの出力信号間のスキューです。

³⁶ 任意波形モードでは、単一波形がオンボードメモリに格納されている波形セットから選択され、生成されます。

³⁷ 任意シーケンスモードでは、シーケンスによってPCI-5421が波形セットを特定の順序で生成します。シーケンスの要素は、セグメントとしても示されます。各セグメントは一連の命令に関連付けられます。手順は、メモリ内の波形セットから選択される波形、生成される波形のループ (反復) の数、マーカ出力信号が送信される波形のサンプルを認識します。

³⁸ 任意シーケンスモードでは、最小波形サイズはサンプルレートに依存します。

³⁹ シーケンス内に1つまたは2つのセグメントがある場合。

⁴⁰ 波形メモリのサンプル数が4,000未満の場合。

PCI-5421 仕様

100 MS/s、16ビット波形発生器デバイス

PCI-5421 仕様

定義

条件

PCI-5421ピン配列

CH 0アナログ出力

出力電圧

振幅とオフセット

確度

出力

周波数および過渡応答

一般的な関数で推奨される最大周波数

スペクトル特性

SINAD (Signal to Noise and Distortion)[19]19 振幅-1デシベルフルスケール (dBFS) です。DC～50 MHzで測定されています。低振幅のSINADは、-148 dBm/Hzノイズフロアによって制限されます。

スプリアスフリーダイナミックレンジ (SFDR)

全高調波歪み (THD)

平均ノイズ密度[23]23 低振幅の平均ノイズ密度は、-148 dBm/Hzノイズフロアによって制限されます。

相互変調歪み（IMD）[24]24 各トーンは-7 dBFSです。

スペクトル性能

サンプリングクロック

サンプルレートの範囲と分解能

実効サンプルレート

サンプルクロック遅延範囲と分解能

システム位相ノイズおよびジッタ (10 MHz搬送波)

サンプルクロックのエクスポート

オンボードクロック (内部VCXO)

位相ロックループ (PLL) 基準クロック

CLK IN

PFI 0およびPFI 1

DIGITAL DATA & CONTROL (DDC)

出力信号 (データ出力、DDC CLK OUTおよびPFI<4..5>)

入力信号 (DDC CLK INおよびPFI<2..3>を含む)

DDC CLK OUT

DDC CLK IN

開始トリガ

マーカ

任意波形生成モード

メモリ制限

キャリブレーション

電力

環境

動作環境

保管環境

耐衝撃/振動

物理値

認可および準拠

安全適合標準

電磁両立性

製品認証および宣言

環境管理

EUおよび英国のお客様

电子信息产品污染控制管理办法（中国RoHS）

Log in to get a better experience

SINAD (Signal to Noise and Distortion)^[19]¹⁹ 振幅-1デシベルフルスケール (dBFS) です。DC～50 MHzで測定されています。低振幅のSINADは、-148 dBm/Hzノイズフロアによって制限されます。

平均ノイズ密度^[23]²³ 低振幅の平均ノイズ密度は、-148 dBm/Hzノイズフロアによって制限されます。

相互変調歪み（IMD）^[24]²⁴ 各トーンは-7 dBFSです。