FPGAターゲットでDRAMメモリからのデータ用の要求をキューに入れます。このメソッドは、データを取得 メソッドを使用してDRAMからデータを読み取ります。を克服するにはDRAMのレイテンシ、バースト内のデータのキュー要求。

を使用します。このメソッドを実装する メモリメソッドノード 。DRAMメモリのみがこのメソッドをサポートします。

入力/出力

オプション 説明
メモリ入力 FPGAメモリを指定します。メモリ入力に何も配線しない場合は、メモリメソッドノードを右クリックしてショートカットメニューからメモリ項目を選択してFPGAメモリを指定できます。それ以外の場合は、メモリ制御器、メモリ定数、または別のメモリメソッドノードを メモリ入力に追加します。
アドレス FPGAターゲットのメモリ内のデータの場所を指定します。有効 な アドレス範囲は、メモリプロパティ ダイアログボックス。たとえば、要求する要素数を65536に指定すると、アドレスの有効範囲は0～65535になります。

アドレスが有効なアドレス範囲を超えると、予期していたメモリとは異なるメモリにデータを要求メソッドがアクセスし、データを取得メソッドからの出力データが不正になる場合があります。
入力有効 次の処理データポイントを受信したかどうかを示します。先行ノードからこのノードにデータを渡すには、先行ノードの出力有効出力をこの入力に配線します。

これを表示するにはハンドシェイク 端子で、メモリをDRAMとして構成します。
メモリ出力 メモリ入力が配線されている場合、メモリ入力を返します。配線されていない場合は、メモリ出力はメモリメソッドノードで指定したFIFOを返します。
入力準備完了 このノードが新しい入力データを受信できる状態になるとTRUEを返します。この出力を先行ノードの出力準備完了入力に配線するには、フィードバックノードを使用します。
メモ あるサイクルでこの端子がFALSEを返した場合、次のサイクルで他のノードがこのノードに送信するデータはLabVIEWされます。LabVIEWは、次のサイクルで入力有効端子がTRUEである場合もこのデータを破棄します。
この端子を表示するには、メモリをDRAMとして構成します。

このメソッドは、データを取得メソッドがデータを返す順番を指定します。で最大未処理要求数を指定します。 メモリプロパティ ダイアログボックスの 一般 ページ。古いデータを受信しないことを保証するために、DRAMを使用する前にそれを初期化する必要があります。

メモ 「書き込み (メモリメソッド)」ノードは、対応する「データを要求」ノードおよび「データを取得」ノードとは異なるクロック領域に配置できます。

シングルサイクルタイミングループに関する注意事項

このメソッドは、シングルサイクルタイミングループ