FPGAターゲットのFPGA VIにある制御器または表示器の値を読み取るか書き込みます。


icon

入力/出力

  • cgenclassrn.png FPGA VIリファレンス入力 —
    is a reference to an FPGA VI. You must リファレンスを開く to the FPGA VI to use this parameter.
  • cerrcodeclst.png エラー入力 —

    エラー入力は、このノードを実行する前に発生したエラーの状態を示します。この入力は、標準エラー入力として機能します。

  • igenclassrn.png FPGA VIリファレンス出力 —
    returns a reference to an FPGA VI.
  • ierrcodeclst.png エラー出力 —

    エラー出力には、エラー情報が含まれます。この出力は、標準エラー出力として機能します。

  • ipoly.png 未選択 —

    • ホストVIは、FPGA VIのフロントパネルでやり取りされるデータを制御および監視できます。データがDMA FIFO。

    最初にFPGAターゲットのリファレンスを開きます。次に、の FPGA VIリファレンス 出力出力を配線します。「FPGA VIリファレンスを開く 」関数またはの ビットファイルリファレンス 出力FPGA VIの制御器および表示器にアクセスするには、「ダイナミックビットファイルリファレンスを開く」 関数を「制御器を読み取る/書き込む」関数に割り当てます。できること表示器の読み取り と制御器を書き込みます。また、表示器への書き込みと制御器の読み取りも行えます。「制御器を読み取る/書き込む」関数を拡張して、複数の制御器と表示器の読み取りと書き込みを行うこともできます。ホストVIを実行すると、「制御器を読み取る/書き込む」関数は、ブロックダイアグラムで関数に表示されている順番で制御器と表示器の読み取りまたは書き込みを行います。

    ヒント 「制御器を読み取る/書き込む」関数は、スカラデータ（数値制御器やブール制御器など）やより複雑なデータ（配列やクラスタなど）をサポートします。FPGA VIで、スカラデータを配列やクラスタにバンドルして、それらの配列やクラスタをホストVIで1つのブロックとして読み取り/書き込みを行うことにより、すべてのデータが同時に読み取り/書き込みされるようにプログラムできます。「制御器を読み取る/書き込む」関数は、クラスタ全体またはクラスタ内の個々の要素を読み取ることができます。クラスタの複数の要素を読み取る必要がある場合は、クラスタ全体を読み取ります。クラスタ全体への書き込みは可能ですが、個々の要素には書き込めません。配列はFPGAターゲットのスペースを使用するため、過度に使用しないでください。

    FPGAモジュールはFPGA VI固有のレジスタマップを作成します。このレジスタマップには、各制御器と表示器のハードウェアレジスタが含まれます。LabVIEWはレジスタマップを内部的に使用して、FPGA VIと直接通信します。対話式フロントパネル通信 とホストVIの使用プログラムFPGAインタフェース通信