FPGAターゲットのFPGA VIを中断してデフォルトの状態にリセットします。このメソッドは、FPGAターゲットの制御器と表示器、初期化されていないシフトレジスタ、グローバル変数をデフォルト値に設定し、FIFOをクリアします。このメソッドはメモリをリセットしません。

を使用します。このメソッドを実装するには、「メソッドをインボーク」 関数を使用します。

メモ の削除が有効になっている場合、このメソッドは使用できません。シングルサイクルタイミングループからの間接的な 有効信号 。
オプション 説明
FPGA VIリファレンス入力 FPGA VIリファレンス入力はFPGA VIへのリファレンスです。する必要があります。このパラメータを使用するには、FPGA VI のリファレンスを開き ます。
エラー入力

エラー入力は、このノードを実行する前に発生したエラーの状態を示します。以下の例外を除き、この入力は標準エラー入力として機能します。

このノードは実行前にエラーが発生していても通常どおり実行されます。このノードの実行する前にエラーが発生した場合、ノードはエラー入力の値をエラー出力に渡します。このノードの実行中にエラーが発生した場合、ノードは通常通り実行され、エラー入力とエラーステータスを統合してエラー出力を生成します。
FPGA VIリファレンス出力 FPGA VIリファレンス出力はFPGA VIにリファレンスを返します。
エラー出力 エラー出力には、エラー情報が含まれます。この出力は、標準エラー出力として機能します。