高スループット指数

この関数の一般情報を入力します。

• 固定小数点の構成― この関数の入力端子と出力端子のエンコーディング、ワード長、整数ワード長です。指定する構成によって、 端子の値の範囲です。
  • xタイプ―

    x入力端子の固定小数点構成を指定します。

    この端子に固定小数点データタイプを配線し、そのデータタイプがこの端子の規則に適合する場合は、このセクションは淡色表示となり、ワイヤからの情報が使用されます。この端子に規則に適合しない固定小数点データタイプを配線すると、配線が壊れます。

    • 符号付き―この端子が符号付きであることを指定します。
    • 符号なし―この端子が符号なしであることを指定します。
    • ワード長―この端子のワード長を指定します。
    • 整数ワード長―この端子の整数ワード長を指定します。符号化が符号付きの場合、最大値は1ビットです。符号化が符号なしの場合、最大値は0ビットです。
  • exp(x)タイプ―

    exp(x)出力端子の固定小数点構成を指定します。

    • 符号付き―この端子が符号付きであることを指定します。exp(x))は常にLabVIEWであるため、エンコーディングは 符号なし に設定され、このオプションは淡色表示されます。
    • 符号なし―この端子が符号なしであることを指定します。exp(x))は常にLabVIEWであるため、エンコーディングは 符号なし に設定され、このオプションは淡色表示されます。
    • ワード長―この端子のワード長を指定します。この値は4～64ビットの範囲である必要があります。
    • 整数ワード長―この端子の整数ワード長を指定します。この値は2ビットに設定され、このオプションは淡色表示になります。
  • 丸め込みモード―

    この関数がどのように機能するかを指定します。 丸め込みが必要な場合、出力データを丸めます。切り下げ (デフォルト)、四捨五入 - 中間値は切り上げ、四捨五入-最下位ビットを特定のいずれかを選択できます。丸め込みが発生する場合、選択するオプションは この関数が必要とするリソースの量に影響します。

• 実行モード―この関数の実行方法を指定します。
  • シングルサイクルタイミングループの外側―このExpress VIをループの外側で実行するように構成します。シングルサイクルタイミングループ

    このオプションを選択し、このExpress VIをシングルサイクルタイミングループの内側に配置すると、FPGA VIをコンパイルすると、 コード生成エラー ウィンドウにエラーが表示されます。

  • シングルサイクルタイミングループの内側―このExpress VIをシングルサイクルタイミングループの内側で実行するように構成します。

    このオプションを選択してこのExpress VIをシングルサイクルタイミングループの外側に配置すると、FPGA VIのコンパイル時にコード生成エラーウィンドウにエラーが表示されます。

  • スループット―有効な入力データの2つの連続値間の最小サイクル数を指定します。この制御器に低値を入力すると、スループットレートが高くなります。スループットの最大値は、CORDICの詳細 ページで指定する 内部反復の数の値 によって異なります。

    スループットはシングルサイクルタイミングループの内側を選択した場合のみ有効になります。

    シングルサイクルタイミングループの外側を選択すると、関数は呼び出しの度に有効な結果を返します。そのため、 スループット 制御器には 1コール/サンプルと表示されます。構成フィードバック表示器には、この関数が有効な結果を返すまでに必要とするクロックサイクル数が表示されます。

• レジスタ―レジスタ 関数の入力および/または出力に内部レジスタを追加します。これらのレジスタは、ブロック乗算器またはDSP48Eスライスなどの組込リソースの外側に配置されます。このセクションはシングルサイクルタイミングループの内側を選択した場合のみ使用できます。
  メモ レジスタを追加すると、これにより、長い組み合わせ パスによるコンパイルエラーを防ぐことができます。ただし、レジスタの追加によって関数のレイテンシが増加するため、有効な結果を返すために余分なクロックサイクルが必要となることになります。
  • レジスタ入力―この関数の入力の後に内部レジスタを追加します。このオプションを選択すると、関数のレイテンシが1サイクル分増加します。
  • レジスタ出力―この関数の出力の前に内部レジスタを追加します。このオプションを選択すると、関数のレイテンシが1サイクル分増加します。

• 精度―この関数が返す結果の精度に関するオプションを指定します。
  • 内部反復数―この関数が入力/出力レジスタを考慮せずに有効な結果を返すために必要なサイクル数を指定します。
    • 構成に適応― 一般 ページで指定したオプションに基づいて、 LabVIEWが内部反復数を自動的に決定するかどうかを指定します。このチェックボックスは、デフォルトでオンになっています。
    • 値―この関数が入力/出力レジスタを考慮せずに有効な結果を返すために必要なサイクル数を指定します。デフォルトでは、この制御器は淡色表示となり、値は一般ページで指定されたオプションに基づいて自動的に決定されます。

      この制御器を有効にするには、構成に適応チェックボックスをオフにします。内部反復数を増やすと、関数の結果の精度が上がり、レイテンシが増加します。

  • 内部ワード長―内部計算のワード長を指定します。
    • 構成に適応― 一般 ページで指定するオプション と内部反復数の 値 に基づいて、 LabVIEWが内部反復数を自動的に決定するかどうかを指定します。このチェックボックスは、デフォルトでオンになっています。
    • 値―内部計算のワード長を指定します。デフォルトでは、この制御器はLabVIEW表示になり、この値は 一般 ページで指定したオプションと内部反復数の値 に基づいて自動的に決定されます。

      この制御器を有効にするには、構成に適応チェックボックスをオフにします。内部反復数を増やすと、関数の結果の精度が上がり、レイテンシが増加します。

x —

この関数の入力を指定します。xは[–1, 1]の範囲内である必要があります。

入力有効 —

次の処理データポイントを受信したかどうかを示します。先行ノードからこのExpress VIにデータを転送するには、先行ノードの 出力有効 出力をこの 入力有効 に配線します。

これを表示するには ハンドシェイク 端子を使用するには、構成ダイアログボックスで シングルサイクルタイミングループの内側 を選択します。

出力準備完了 —

後続ノードがこのExpress VIから返される新しい値を受信できる状態かどうかを示します。デフォルトはTRUEです。を使用 フィードバックノード は、後続ノード の入力準備 完了を現在のノードの 出力準備 完了に配線します。

メモ サイクル中 に出力準備完了 がFALSEの場合、 出力有効 端子はそのサイクル中にFALSEを返します。

出力準備完了を表示するには、構成ダイアログボックスで シングルサイクルタイミングループの内側 を選択します。

exp(x) —

eの x乗を返します。

出力有効 —

ノードが後続ノードで使用できる結果を計算済みの場合、TRUEを返します。出力有効を使用 他のFPGA VIおよび関数とのハンドシェイク。

この端子を表示するには、構成ダイアログボックスで シングルサイクルタイミングループの内側 を選択します。

入力準備完了 —

このノードが新しい入力データを受信できる状態になるとTRUEを返します。入力準備完了に先行ノードの出力準備完了を配線するには、フィードバックノードを使用します。

メモ あるサイクルで 入力準備完了 がFALSEを返した場合、次のサイクルで他のノードがこのノードに送信するデータはLabVIEWされます。LabVIEWは、次のサイクルで入力有効端子がTRUEである場合もこのデータを破棄します。

入力準備完了を表示するには、構成ダイアログボックスで シングルサイクルタイミングループの内側 を選択します。