入力信号のDC (平均)、RMSの値を計算します。また、FPGAリソースを節約するために、このExpress VIで合計、二乗平均、二乗和の中間値を計算することもできます。このExpress VIは、データフレームの受信、入力データでの測定、および各フレームで有効な1つの結果の返信を実行します。


icon

ダイアログボックスオプション

パラメータ 説明
測定時間セットアップ

次のオプションがあります。

  • 測定時間 (s)―選択した 測定 の測定時間 (平均時間) を秒単位で指定します。このExpress VIは、測定時間 (秒)実際の測定サンプル数 (整数) に一致するよう強制的に変更します。
  • 実際の測定サンプル数―選択する測定の計算に使用するサンプル数を指定します。FPGAのリソースを節約する場合は、 実際の測定サンプル数に2の累乗の値を入力します。
  • 予想サンプリングレート (S/s)―入力信号のサンプリングレートを指定します。
    注意 実際のサンプリングレートは、FPGAアプリケーションの他の場所で指定されます。サンプリングレートが変更された場合、このExpress VIの予測サンプリングレートを変更する必要があります。これを行わないと、このExpress VIが予期せぬ動作をする場合があります。
窓処理

次のオプションがあります。

  • ハニング窓を適用―測定結果を計算する前に、入力信号にハニング窓を適用するかどうかを指定します。このオプションを選択すると、入力信号に周期性成分が含まれる場合に、スペクトル漏れを減少し、より正確で安定した結果を得ることができます。このオプションを選択すると、二乗和測定を選択できません。
実行モード

次のオプションがあります。

  • シングルサイクルタイミングループの外側―このExpress VIをループの外側で実行するように構成します。シングルサイクルタイミングループ

    このオプションを選択し、このExpress VIをシングルサイクルタイミングループの内側に配置すると、FPGA VIをコンパイルすると、 コード生成エラー ウィンドウにエラーが表示されます。

  • シングルサイクルタイミングループの内側―このExpress VIをシングルサイクルタイミングループの内側で実行するように構成します。

    このオプションを選択してこのExpress VIをシングルサイクルタイミングループの外側に配置すると、FPGA VIのコンパイル時にコード生成エラーウィンドウにエラーが表示されます。

  • レイテンシ―入力フレームの最後のポイントと有効な出力 (シングルポイント) の間のサイクル数を表示します。レイテンシシングルサイクルタイミングループの内側を選択した場合のみ有効になります。
測定

次のオプションがあります。

  • DC (平均)―入力信号のDC値を返すかどうかを指定します。
  • 合計―入力信号の合計を返すかどうかを指定します。
  • RMS―入力信号のRMS(二乗平均平方根) 値を返すかどうかを指定します。
  • 2乗平均―入力信号の2乗の平均値を返すかどうかを指定します。
  • 二乗和―入力サンプルの二乗和を返すかどうかを指定します。ハニング窓を適用チェックボックスをオンにすると、このオプションを選択できません。

入力/出力

  • cunkn.png 入力データ

  • cbool.png リセット

  • iunkn.png DC

    入力信号のDC値を返します。

  • 入力信号の和を返します。

  • 二乗和

    入力信号の二乗の和を返します。

  • RMS

    入力信号の二乗平均平方根値を返します。

  • 二乗平均

    入力信号の二乗の平均値を返します。

  • ibool.png 出力有効

  • DC/RMS測定VIの確度については、ni.comサポートドキュメントを参照してください。

    DCおよびRMS測定にはコモンが含まれます。エラーソース

    FPGAリソースを節約する

    DCおよびRMS Express VIは、以下を計算できます。DC および入力信号の RMS 値。ただし、計算内容によっては多大なFPGAリソースが必要となる場合があります。このような場合、操作をFPGA VIとホストVIで実行する2つのグループに分けることでFPGAリソースを節約できます。以下の計算では、青で囲まれた操作をホストで実行できます。

    DC = 合計/実際の測定サンプル数

    RMS = sqrt(二乗平均)

    RMS = sqrt(二乗和/実際の測定サンプル数)

    実際の測定サンプル数が2の累乗の場合は、FPGAリソースを節約できます。

    サンプルプログラム

    LabVIEW FPGAモジュールに含まれている以下のサンプルファイルを参照してください。

    • labview\examples\CompactRIO\FPGA Fundamentals\FPGA Math and Analysis\DC and RMS Measurement\DC and RMS Measurement.lvproj
    • labview\examples\R Series\FPGA Fundamentals\FPGA Math and Analysis\DC and RMS Measurement\DC and RMS Measurement.lvproj