ターゲットが新規データの受け取り準備ができ次第、新規出力データをI/O項目に書き込みます。この関数は以前に書き込まれたデータを上書きしません。

以下のコネクタペーンは、この関数がシングルサイクルタイミングループ


icon

入力/出力

  • cerrcodeclst.png error in

    エラー入力は、このノードを実行する前に発生したエラーの状態を示します。この入力は、標準エラー入力として機能します。

  • FPGA I/O入力

    FPGA I/O入力は、FPGA I/O項目の読み取りまたは書き込みを指定するためのオプションの入力です。FPGA I/O制御器 または 定数。FPGA I/O制御器をコネクタペーンの入力として使用するには、FPGA VIが再入実行に構成されている必要があります。

  • cpoly.png I/O Item

    FPGA I/O項目に書き込むデータです。

    FPGA I/O入力に 値を配線せずにノード上の要素を選択すると、このパラメータの名前は、指定したFPGA I/O項目の名前と一致するように変更されます。

  • cpoly.png Timeout

    データを上書きせずにI/O項目に書き込むまで関数が待機する最大時間をクロックティック数で指定します。値が-1の場合、関数はタイムアウトせず、すべてのデータが書き込まれた場合にのみ関数が実行を完了します。タイムアウトを0に設定した場合、この関数がデータを即時に書き込めない場合、タイムアウトが発生します。タイムアウトが発生しても、以前に書き込まれたデータは保持されます。

  • 入力有効

    入力有効は、処理する次のデータポイントを受信したかどうかを示します。先行ノードからこのノードにデータを転送するには、先行ノードの 出力有効 出力をこの入力に配線します。

    これを表示するには ハンドシェイク端子で関数を右クリックし、ショートカットメニューから シングルサイクルタイミングループの内側 を選択します。

  • ierrcodeclst.png error out

    エラー出力には、エラー情報が含まれます。この出力は、標準エラー出力として機能します。

  • FPGA I/O出力

    FPGA I/O出力は、FPGA I/O入力を返します。

  • ipoly.png Timed Out

    この関数がタイムアウトした場合、TRUEを返します。タイムアウトがTRUEの場合、この関数がI/O項目にデータを書き込まなかったことを示します。

  • 入力準備完了

    入力準備完了は、このノードが新しい入力データを受信できる状態になるとTRUEを返します。この出力を先行ノードの出力準備完了入力に配線するには、フィードバックノードを使用します。

    メモ あるサイクルでこの端子がFALSEを返した場合、次のサイクルで他のノードがこのノードに送信するデータはLabVIEWされます。次のサイクルで入力有効端子がTRUEの場合でも、 LabVIEWはこのデータを破棄します。

    この端子を表示するには、関数を右クリックしてショートカットメニューからシングルサイクルタイミングループの内側を選択します。

  • メモ すべてのターゲットがユーザ制御I/Oサンプル関数をサポートしているわけではありません。

    メソッドを選択するには、まずI/O項目でノードを構成します。

    この関数は、FPGAのバッファにデータを書き込みます。この関数がバッファにデータを書き込んだ後、データがバッファからI/O項目に転送されます。「I/Oサンプルパルスを生成メソッド」関数が実行されると、I/O項目はデータを出力することができます。I/O項目に使用可能なスペースがある場合は即時に、または使用可能なスペースがない場合は「I/Oサンプルパルスを生成メソッド」関数の実行後に、データがI/O項目に転送されます。データがI/O項目に転送されたタイミングを決定するには、「I/O書き込みステータスを取得メソッド」関数を使用します。

    複数の「I/O書き込みメソッド」関数に同じI/O項目が含まれる場合、すべての関数は同じデータバッファを参照します。「I/Oサンプルパルスを生成メソッド」関数が実行される時にバッファが空の場合、バッファが再生成され、以前に書き込まれたデータが再転送されます。同じノードに複数のI/O項目が存在すると、各I/O項目に使用可能なスペースがある場合のみに書き込みが発生します。それ以外の場合、タイムアウトが報告されます。

    シングルサイクルタイミングループのサポート

    このノードは、シングルサイクルタイミングループ (ターゲットがサポートしている場合)関数の実行場所を指定するには、関数を右クリックし、実行モード→シングルサイクルタイミングループの外側またはシングルサイクルタイミングループの内側を選択します。

    エラー処理の詳細

    エラー端子を使用すると、VI内のデータフローを容易に形成できます。また受信したデータの有効性も確認できます。エラー通知の方法は、FPGAターゲットによって異なる場合があります。特定のFPGAターゲットを参照特定のFPGAターゲットがエラーを報告する方法については、 ハードウェアのドキュメント を参照してください。