I/O構成ステータスを取得
- 更新日2025-01-28
- 4分で読める
チャンネル構成データのI/O項目への書き込みステータスを報告します。

入力/出力
error in
—
エラー入力は、このノードを実行する前に発生したエラーの状態を示します。この入力は、標準エラー入力として機能します。 FPGA I/O入力は、FPGA I/O項目の読み取りまたは書き込みを指定するためのオプションの入力です。FPGA I/O制御器 または 定数。FPGA I/O制御器をコネクタペーンの入力として使用するには、FPGA VIが再入実行に構成されている必要があります。
error out
—
エラー出力には、エラー情報が含まれます。この出力は、標準エラー出力として機能します。 FPGA I/O出力は、FPGA I/O入力を返します。
Data Regenerated
—
再生成されたデータは、「I/Oを構成メソッド」関数がデータを再生成した場合にTRUEを返します。また、TRUEの値は、「I/Oを構成メソッド」関数の最後の実行以降、I/O項目にタイミングを提供する「I/Oサンプリングパルスを生成メソッド」関数が2回以上実行されたことを示します。 この関数は、再生成されたデータポイント数を報告しません。いくつかのデータが再生成されたことのみを報告します。データ再生成の値は、この関数が読み取られるか、「I/Oリセットメソッド」関数が実行されるまでリセットされません。
Primed
—
準備完了は、I/O項目の構成データパスが準備完了の場合にTRUEを返します。を使用して、1つまたは複数のデータ値を書き込む必要があります。 I/Oを構成「I/Oサンプルパルスを生成メソッド」関数を実行する前にデータパスを準備するように「I/Oメソッド」関数を構成します。この操作を行わないと、サンプリングパルスはゲートされます。準備完了の値は、「I/Oリセットメソッド」関数が実行されるまでTRUEのままです。 |
メソッドを選択するには、まずI/O項目でノードを構成します。
シングルサイクルタイミングループの詳細
このノードは、シングルサイクルタイミングループ (ターゲットがサポートしている場合)
エラー処理の詳細
エラー端子を使用すると、VI内のデータフローを容易に形成できます。また受信したデータの有効性も確認できます。エラー通知の方法は、FPGAターゲットによって異なる場合があります。特定のFPGAターゲットを参照特定のFPGAターゲットがエラーを報告する方法については、 ハードウェアのドキュメント を参照してください。
error in
—
error out
—
Data Regenerated
—