I/O項目のサンプリングクロック端子でパルスを開始します。


icon

入力/出力

  • cerrcodeclst.png error in —

    エラー入力は、このノードを実行する前に発生したエラーの状態を示します。この入力は、標準エラー入力として機能します。

  • FPGA I/O入力 —

    FPGA I/O入力は、FPGA I/O項目の読み取りまたは書き込みを指定するためのオプションの入力です。FPGA I/O制御器 または 定数。FPGA I/O制御器をコネクタペーンの入力として使用するには、FPGA VIが再入実行に構成されている必要があります。

  • ierrcodeclst.png error out —

    エラー出力には、エラー情報が含まれます。この出力は、標準エラー出力として機能します。

  • FPGA I/O出力 —

    FPGA I/O出力は、FPGA I/O入力を返します。

    • メソッドを選択するには、まずI/O項目でノードを構成します。

    メモ すべてのターゲットがユーザ制御I/Oサンプル関数をサポートしているわけではありません。

    サンプルパルスの生成時に実行される動作はハードウェア固有で、ターゲットにより異なる可能性があります。たとえば、マルチプレクスハードウェアモジュールのサンプリングパルスは、単一チャンネルで変換を1度のみ発生させます。一方、同時サンプリングハードウェアモジュールで同様にサンプリングパルスを発生させると、モジュールのすべてのチャンネルで変換が発生します。

    ノードに複数のI/O項目が含まれる場合、サンプルパルスは、各I/O項目がサンプルパルスを受信する準備ができた場合のみに発生します。それ以外の場合、サンプルパルスはゲート (無視) され、ノードは即時に返ります。を使用します。「I/O読み取りステータスを取得メソッド」 関数、「I/O書き込みステータスを取得メソッド」 関数、または「I/O構成ステータスを取得メソッド」 関数を使用して、サンプルパルスがゲートされたか、正常に生成されたかを確認します。

    シングルサイクルタイミングループの詳細

    このノードは、シングルサイクルタイミングループ (ターゲットがサポートしている場合)

    エラー処理の詳細

    エラー端子を使用すると、VI内のデータフローを容易に形成できます。また受信したデータの有効性も確認できます。エラー通知の方法は、FPGAターゲットによって異なる場合があります。特定のFPGAターゲットを参照特定のFPGAターゲットがエラーを報告する方法については、 ハードウェアのドキュメント を参照してください。