で このページを開くには、 FIFOプロパティダイアログボックスで、 カテゴリ リストから インタフェース を選択します。

このページを使用して、各クロックサイクルでFPGA VIがDMA FIFOに読み取りまたは書き込み可能なアービトレーションオプションおよび要素数を構成します。

このページには以下のコンポーネントがあります。

オプション 説明
読み取りアービトレーション を設定します。 FIFO項目からの読み取りアービトレーションのタイプです。リクエスタが複数の場合のみアービトレートまたはアービトレーションなしを 選択します。 FIFOメソッドノードaのFIFOメソッドノード シングルサイクルタイミングループ
読み取りごとの要素数 各クロックサイクルでFPGA VIがDMA FIFOから読み取り可能な要素数を指定します。デフォルトは1です。
メモ FIFOで構成可能な要素数のサポートは、ターゲットによって異なります。を参照してください。 詳細については、ターゲットハードウェアのドキュメントを参照してください。
書き込みアービトレーション を設定します。 FIFO項目に書き込むためのアービトレーションのタイプです。リクエスタが複数の場合のみアービトレートまたはアービトレーションなしを 選択します。 FIFOメソッドノードaのFIFOメソッドノード シングルサイクルタイミングループ
書き込みごとの要素数 各クロックサイクルでFPGA VIがDMA FIFOに書き込み可能な要素数を指定します。デフォルトは1です。
メモ FIFOで構成可能な要素数のサポートは、ターゲットによって異なります。を参照してください。 詳細については、ターゲットハードウェアのドキュメントを参照してください。