一般ページ (メモリプロパティダイアログボックス)

ブロックメモリ―メモリの組込ブロックを使用してデータを保存します。Xilinxでは、この実装をブロックRAMまたはBRAMと呼びます。組込ブロックメモリを使用するメモリ項目は、少なくとも 1クロックサイクルを実行します。ブロックメモリは、以下の状況で使用します。

• シングルサイクルタイミングループで、アドレスを指定するサイクルと同じサイクル内でこのメモリデータにアクセスする必要がない場合。

• 必要なメモリの容量が大きい場合。

• FPGAで使用可能な空きリソースが十分にない場合。

このオプションには以下のコンポーネントがあります。

• 実際の要素数―構成される要素数を返します。要求された要素数がメモリ構成に対応していない場合があります。この場合、LabVIEWは実際の要素数を互換性のある数字に強制変換します。
• 読み取りレイテンシサイクル数―ブロックメモリを使用して実装されたメモリ項目の読み取り (メモリメソッド) のレイテンシサイクル数を指定します。デフォルト値は2レイテンシサイクルです。読み取りレイテンシのサイクルが増加すると、内部パイプライン処理が増加するため、コンパイル済みデザインの最大周波数も増加します。読み取り (メモリメソッド) が有効なデータを生成するために必要なサイクル数は、 サイクル数と同じです。読み取りレイテンシ
  メモ ブロックメモリを使用して実装されたメモリ項目に対してシングルサイクルタイミングループ内で読み取り (メモリメソッド) を使用する場合、データ出力に配線されているフィードバックノードまたは初期化されていないシフトレジスタの数は、 サイクル数以上である必要があります。読み取りレイテンシ読み取り (メモリメソッド) の後に、十分なフィードバックノードまたは初期化されていないシフトレジスタを配線しないと、FPGA VIはコンパイルに失敗し、LabVIEWによってエラーが返されます。

—ルックアップテーブル―メモリ項目をFPGAで使用可能なルックアップテーブルに格納します。ルックアップテーブルを選択する場合、FPGAが加算や減算など他の論理操作にも使用しているFPGAリソースを消費します。Xilinxでは、この実装を分散RAMまたはLUT RAMと呼んでいます。ルックアップテーブルは、以下の状況で使用します。

• シングルサイクルタイミングループ内からメモリにアクセスする場合に、メモリ項目に対するアドレスを指定およびデータの読み取りが同じサイクル内である必要がある場合。

• 必要なメモリの容量がFPGAの組込ブロックメモリの最小容量より小さい場合。

• FPGAの組込ブロックメモリに十分な空き容量がない場合。

このオプションには以下のコンポーネントがあります。

• 実際の要素数―構成される要素数を返します。要求された要素数がメモリ構成に対応していない場合があります。この場合、LabVIEWは実際の要素数を互換性のある数字に強制変換します。

―DRAM―メモリ項目を格納します。 FPGAで使用可能なDRAM 。すべてのハードウェアがメモリとしてのDRAMの使用をサポートしているわけではありません。を参照してください。 DRAMプロパティ のDRAMプロパティページ LabVIEWがプロジェクトにDRAMを実装する方法を構成するためのFPGAターゲットプロパティダイアログボックス。このオプションには以下の項目が含まれます。

• 実際の要素数―構成される要素数を返します。要求された要素数がメモリ構成に対応していない場合があります。この場合、LabVIEWは実際の要素数を互換性のある数字に強制変換します。
• データの最大未処理要求数―アプリケーションが未処理にできるデータの最大要求数を指定します。
• DRAMバンク―使用するDRAMバンクを指定します。
• このメモリに割り当て―このメモリ項目に割り当てられたメモリ量を示します。
• 他の場所で割り当て―他の項目に割り当てられたメモリ量を示します。
• 使用可能―バンクで使用可能なメモリ量を示します。
• 物理サイズの合計―バンクの合計サイズを示します。