Xilinx IP関数を使用して、異なるXilinx IPをFPGA VIに実装します。LabVIEWは、IP統合ノードを使用してこれらの関数を実装します。これらの関数の名前と説明は、XilinxのWebサイト (www.xilinx.com) から入手可能なXilinx IPデータシートに記載されています。

Xilinx IPパレットはターゲットによって異なり、使用するFPGAデバイスがサポートするXilinx IP関数のみが表示されます。すべてのFPGAデバイスシリーズがすべてのXilinx IPをサポートしているわけではありません。FPGAデバイスシリーズのサポートについては、Xilinx IPのデータシートを参照してください。

一部のXilinx IPは、Xilinxからのライセンスが必要です。ライセンス情報は、特定のXilinx IPの詳細ヘルプウィンドウで参照できます。ライセンスをインポートするには、特定のFPGAターゲットに応じて、以下のいずれかのデフォルトディレクトリに.licファイルを配置します。

  • (Xilinx ISE) C:\NIFPGA\programs\XilinxY_Z\ISE\coregen\core_licenses(XilinxY_Z は、FPGAターゲット用のISE用Xilinxコンパイルツールの現在のバージョンです。
  • (Xilinx Vivado) C:\NIFPGA\programs\VivadoA_B\data\ip\core_licenses 。VivadoA_B は、FPGAターゲット用のVivado用Xilinxコンパイルツールの現在のバージョンです。

ライセンス付きのIPが含まれたVIをコンパイルするには、ライセンスがコンピュータ上にあることを確認してください。

メモ
  • これらの関数を構成するには、Xilinxコンパイルツールがローカルコンピュータにインストールされている必要があります。を参照してください。LabVIEW用Xilinxコンパイルツールのインストール手順については、XilinxコンパイルツールReadme を参照してください。
  • 所定のFPGAターゲットで生成されたXilinx IPを別のFPGAターゲットに移すには、Xilinx IPの再生成が必要になることがあります。
サブパレット説明
AXIインフラストラクチャAXIインフラストラクチャ関数を使用して、AXIベースのアプリケーションまたはシステムを構築します。このパレットは、Xilinx Vivadoターゲットでのみ使用可能です。
BaseIPBaseIP関数を使用して、乗算と加算および乗算と累算などの基本的なFPGA算術演算のIPを実装します。
基本要素基本要素関数を使用して、アキュムレータ、カウンタ、メモリ要素、およびシフトレジスタなどのIPを実装します。
通信&ネットワーク通信&ネットワーク関数を使用して、通信および無線アプリケーションに関連するIPを実装します。
デジタル信号処理デジタル信号処理関数を使用して、フィルタ、変換、および変調などのIPを実装します。
数学関数数学関数を使用して、さまざまな算術演算および浮動小数点演算のIPを実装します。
メモリ&ストレージ要素メモリ&ストレージ要素関数を使用して、FIFO、RAM、およびROMに関連するIPを実装します。
ビデオ&画像処理このパレット上の関数を使用して、カラー補正、ビデオタイミング、およびカラー空間変換などのIPを実装します。

関連情報

Xilinx IPをFPGA VIに統合する

FPGA VIでAXI IPをインタフェースする