FPGAインタフェースでは、以下のエラーコードが返される場合があります。LabVIEWでのエラー修正の詳細については、技術サポートデータベースを参照してください。

コード 説明
−61506 シミュレーションモードで実行するために構成されたFPGA VIには、同じ名前の制御器または表示器が含まれています。「読み取る/書き込む」関数は、同じ名前の制御器または表示器の読み取りまたは書き込みができません。制御器または表示器の名前を付け直してください。
−61460 改行コードが含まれる制御器と表示器は、VI実行モードがシミュレーション (シミュレーションI/O) に設定されており、FPGA VIリファレンスがダイナミックモードに構成されている場合にのみサポートされています。
−61251 ビットファイルはFPGAインタフェースリファレンスワイヤの構成と互換性がありません。
−61221 FPGAターゲットの実行モードがサードパーティシミュレーションに構成されている場合、「閉じてリセット」はサポートされません。
−61219 要求される要素数は、ホストメモリDMA FIFOに残る集録されていない要素数以下である必要があります。現在FIFOに残る集録されていない要素数よりも多い要素数が要求されています。「データ値リファレンスを削除」関数を利用して、さらに要素を取得する前に取得済みの要素を解放します。
−61218 65536個を上回る要素数で構成されている場合、およびFPGAターゲット実行モードがサードパーティシミュレーションに構成されている場合、FIFO.構成はサポートされません。
−61217 指定セッションでDMA FIFO領域リファレンスが未償還の間は、セッションの閉操作やリセットを行えません。また、ビットファイルのダウンロードも実行できません。「データ値リファレンスを削除」関数を使用して、「読み取り領域を取得」や「書き込み領域を取得」で得た領域を削除してから以下の操作を行ってください。
−61216 ゲートされたクロックはハンドシェイクプロトコルに違反しています。ゲートされた外部クロックを使用する場合、クロックが必要なゲーティングプロトコルに従っていることを確認します。クロックを内部生成している場合は、ナショナルインスツルメンツの技術サポートまでお問い合わせください。
−61215 シングルサイクルタイミングループ内で「間接的な有効信号の削除」を許可するビットファイルは、一度のみ実行できます。VIを再実行する前に、ビットファイルを再度ダウンロードしてください。
−61214 シングルサイクルタイミングループで「間接的な有効信号の削除」を許可するビットファイルを使用する場合、LabVIEW FPGAはこのメソッドをサポートしません。
−61213 LabVIEW FPGAは、シングルサイクルタイミングループで間接的な有効信号の削除を許可するビットファイルの「最後のリファレンスである場合、閉じてリセット」をサポートしていません。代わりに、「FPGA VIリファレンスを閉じる」関数を右クリックして、「閉じる」を選択します。
−61212 LabVIEW FPGAは、シングルサイクルタイミングループで間接的な有効信号の削除を可能にするビットファイルの中断メソッドをサポートしていません。
−61211 LabVIEW FPGAは、シングルサイクルタイミングループで間接的な有効信号の削除を可能にするビットファイルのリセットメソッドをサポートしていません。
−61210 FPGAシミュレーションを初期化中に更新中にエラーが発生しました。
−61209 サードパーティシミュレータ上でVIを実行にFPGAターゲットの実行モードが設定されている場合、この関数はサポートされません。
−61208 この関数はFPGA VIリファレンスがダイナミックモードに設定されているか、FPGAターゲット実行モードがサードパーティシミュレータ上でVIを実行に設定されている場合にのみサポートされます。
−61206 構成された項目は存在しません。
−61205 選択された名前の項目は存在しますが、「FPGA VIリファレンスを開く」ノードで構成されたデータタイプとは異なります。
−61204 FPGAがシミュレーションモード操作でビジー状態であるため、操作ができませんでした。この操作を行う前に、FPGAのすべてのアクティビティを停止してください。
−61203 FPGAが対話式モード操作でビジー状態であるため、操作ができませんでした。この操作を行う前に、FPGAのすべてのアクティビティを停止してください。
−61202 別のVIに対するFPGA VIリファレンスが開いているため、LabVIEWは操作を実行できません。この操作を実行する前に、現在開いているFPGA VIリファレンスを閉じる必要があります。
−61201 シャーシはスキャンインタフェースプログラミングモードで動作しています。FPGA VIを実行するには、シャーシのプロパティページから、FPGAプログラミングモードを設定し、その設定をデプロイする必要があります。
−61200 FPGAがFPGAインタフェースC APIモードでの操作でビジー状態であるため、操作ができませんでした。この操作を行う前に、FPGAのすべてのアクティビティを停止してください。
−61183 伝達関数の次数は、許容最大次数を超えています。
−61182 伝達関数は不適切です。分子の次数は、分母の次数以下である必要があります。
−61181 ノッチ幅またはQ因数は0よりも大きくなければなりません。
−61180 ノッチ領域内のすべての周波数fは、以下を満たす必要があります。0<f< fs/2 (fsはサンプリングレート)。
−61170 実数と虚数の入力データ配列は、同じサイズである必要があります。
−61169 指定されたクロックレートではFPGAで入力されたパラメータは使用できません。
−61168 チャンネル指標入力が構成されたチャンネル数を越えています。
−61167 FPGAターゲットがシミュレーション用に構成されている場合、この関数はサポートされません。
−61165 FPGA VIが破損しているため、シミュレーション用にこのFPGA VIを実行できません。
−61159 FPGAターゲットがシミュレーション (実際のI/O) 用に構成されている場合、この関数はサポートされません。
−61141 FPGAがビジー状態であるため、操作ができませんでした。この操作を行う前に、FPGAのすべてのアクティビティを停止してください。ターゲットがスキャンインタフェースプログラミングモードである場合、FPGAインタフェースプログラミングモードに変更してください。ビットファイルをデバイスのフラッシュメモリにダウンロードするために、RIOデバイスセットアップまたはMAXが開いている場合は、ダウンロードが終了するまで待機します。
−61078 要求されたメモリを割り当てることができませんでした。
−61077 DMA FIFOが中断されました。DMA FIFOの使用中にFPGAが再構成されました。
−61076 指定されたタイムアウト期間中にDMA転送は完了しませんでした。
−61075 DMA転送は中断されたので完了しませんでした。
−61074 タイムアウトパラメータは-1、0、または正の整数でなければなりません。
−61073 読み込みまたは書き込む要素数はホストメモリのDMA FIFOの深度以下でなければなりません。
−61072 要求されたFIFO深度は無効です。0またはハードウェアでサポートされていない量のいずれかです。
−61071 選択したDMA FIFOがビットファイルまたはFPGA設計に見つからないか、ビットファイルと同期されていません。
−61059 選択された制御器が見つからないか、同期されていません。
−61021 FPGAインタフェースはFPGA VIと同期が取れていません。右クリックして「更新」を選択してください。
−61017 選択されたターゲット用にVIを再コンパイルする必要があります。
−61016 このターゲット用にVIをコンパイルする必要があります。
−61015 ダウンロードするビットファイルが見つかりません。このターゲット用にVIをコンパイルする必要があります。
61003 実行メソッドと一緒に「メソッドをインボーク」関数で指定されたFPGA VIは、すでに実行中です。FPGA VIとホストVI間の通信により、予期しない結果が発生することがあります。例えば、このホストVIを実行することにより、現在実行中のFPGA VIのフロントパネルの値が変更される可能性があります。FPGA VIのフロントパネルに対してユーザが操作を行う場合、ホストVIの操作にも影響がある場合があります。FPGA VIとホストVIのいずれかの実行を終了すると、もう一方も終了することがあります。
61060 IRQを待機メソッドは、指定された割り込みが受信される前にタイムアウトしました。
61211 このVIには複数のリソースが同じ名前で存在しています。FPGAインタフェースのダイナミックモードでは1つのリソースに与えられた1つの名前にのみアクセスすることができます。