FIFOエラーコード (FPGAモジュール)
- 更新日2025-01-28
- 5分で読める
FIFOでは、以下のエラーコードが返される場合があります。LabVIEWでのエラー修正の詳細については、技術サポートデータベースを参照してください。
| コード | 説明 |
|---|---|
| −61504 | サポートされていないFIFOメソッド。排出メソッドは現在のターゲットではサポートされていません。排出メソッドを使用するには別のターゲットを指定するか、または別のFIFOメソッドを指定してください。 |
| −61413 | ハンドシェイクインタフェースを持つFIFOは、シングルサイクルタイミングループの外にあります。シングルサイクルタイミングループの外では、FIFOはハンドシェイクインタフェースをサポートしていません。FIFOをシングルサイクルタイミングループの内側に配置するか、タイムアウトインタフェースを使用してください。 |
| −61412 | 入力準備完了端子の後のフィードバックノードがありません。ハンドシェイクインタフェースを使用するFIFO書き込みメソッドの入力準備完了端子の後に、フィードバックノードを接続する必要があります。 |
| −61411 | FIFOは互換性のないインタフェースを持つメソッドをインボークします。FIFOは、ハンドシェイクインタフェースとタイムアウトインタフェースの組み合わせを使用する書き込み/読み取りメソッドをインボークできません。このFIFOによってインボークされるすべての書き込み/読み取りメソッドに同じインタフェースを指定します。 |
| −61410 | ターゲットはこのFIFOでハンドシェイクインタフェースをサポートしていません。ターゲットはこのタイプのFIFOでハンドシェイクインタフェースをサポートしていません。ハンドシェイクインタフェースを使用するには、別のタイプのFIFOを指定してください。ヒントすべてのターゲットは、ターゲット指定FIFOでハンドシェイクインタフェースをサポートします。 |
| −61099 | 組込FIFOが外部クロック領域で使用されています。組込制御論理で構成されたFIFOが外部クロック領域で使用されています。リセット中に停止する可能性のあるクロック領域 (すべての外部クロック領域を含む) 内にFIFOが存在する場合は、FIFO制御論理として「スライスファブリック」のみ使用できます。FIFOプロパティダイアログで、制御論理を「スライスファブリック」に変更してください。 |
| −61088 | 組込FIFOは、現在のターゲットでサポートされていません。現在のターゲットは、FIFOの組込制御論理をサポートしません。FIFOプロパティダイアログで、制御論理を「スライスファブリック」または「ターゲットに最適」に変更してください。 |
| −61066 | FIFOカウントメソッドとFIFO読み取り/書き込みメソッド間で互換性の無いクロック領域です。書き込み可能要素数を取得メソッドは、書き込みメソッドと同じクロック領域に存在する必要があります。読み取り可能要素数を取得メソッドは、読み取りメソッドと同じクロック領域に存在する必要があります。 |
| −61053 | DMAチャンネルが不足しています。アプリケーションはターゲットハードウェアがサポートする以上のDMAチャンネル数を要求しています。これらのチャンネルはプロジェクトで使用されている異なるFPGA FIFO項目や他のコンポーネントによって要求されている可能性があります。 |
| −61052 | FIFOを使用するために必要な関数が見つかりません。<Scope> FIFOを使用する場合、読み取りメソッドおよび書き込みメソッドは必ずダイアグラム上に配置する必要があります。このFIFOに対して<PortType>関数をダイアグラムに追加してください。 |
| −61051 | 複数のFIFOが同じDMAチャンネルを使用しています。少なくとも1つのDMAチャンネルが複数のFIFOで使用されていますが、複数使用はサポートされていません。各FIFOが異なるDMAチャンネルを使用するように構成してください。 |
| −61050 | FIFO実装は、異なるクロック領域を交えて使用できません。「<Scope>」FIFOは「<MemoryType>」実装を使用するように構成されていますが、別々のクロック領域で読み取りインタフェースと書き込みインタフェースを使用しています。異なるクロック領域間で読み取りおよび書き込みを行う場合は、「<Scope>」FIFOのFIFOプロパティダイアログで実装プルダウンメニューから「ブロックメモリ」を選択します。 |
| −61020 | サポートされていないFIFOタイムアウト。選択されたFIFO関数は、タイムアウトがゼロ以外であるため、実行を妨げる可能性があります。シングルサイクルタイミングループ内のオブジェクトで実行をブロックできません。FPGA FIFO関数をシングルサイクルタイミングループ内で使用する場合には、タイムアウト入力に定数0を配線します。それができない場合、タイミングループをWhileループに置換してください。 |
| −61013 | FIFOメソッドノードはFIFOにアクセスする前にタイムアウトしました。このエラーは、他のFIFOメソッドノードが同じFIFOにアクセスしていて、現メソッドがタイムアウトする前にFIFOアクセスを終了しなかったことにより発生しました。 |
| −61012 | FIFOの初期化に使用したFPGA VIリファレンスは有効でなくなりました。 |
| −61010 | InitFIFOメソッドでまだ初期化されていないFIFOの読み取り、書き込み、またはFIFOを閉じようとしています。 |