FPGAモジュールでは、以下のコード生成エラーコードが返される場合があります。LabVIEWでのエラー修正の詳細については、技術サポートデータベースを参照してください。

コード 説明
−61507 ピアツーピアFIFOは現在のターゲットでサポート対象外です。別のタイプのFIFOを指定するか、ピアツーピアFIFOを使用する場合は別のターゲットを指定します。
−61505 サポートされていない.xciファイル。コンポーネントレベルIP (CLIP) は、このファイルが古いバージョンのXilinx Vivadoで作成されているため、「<FileName>」ファイルをサポートしていません。Xilinx Vivado <ToolVersion>で作成された別の.xciファイルを指定してください。
−61503 必要なXilinxコンパイルツールがありません。適切なDVDからXilinx <ToolVersion>コンパイルツールをインストールしてください。
−61502 ファイル形式が一致しません。コンポーネントレベルIP (CLIP) は現在のターゲットの下で特定のシンセシスファイルをサポートしないため、これらのファイルはコンパイルに含まれません。xci、dcp、およびxdcファイルは、Xilinx Vivadoターゲットのみでサポートされます。ucf、xco、ngd、vhe、pxml、ngm、およびngdファイルは、Xilinx ISEターゲットのみでサポートされます。
−61489 内部ソフトウェアエラーです。内部ソフトウェアエラーが発生しました。ナショナルインスツルメンツの技術サポート (ni.com/support) までご連絡ください。ブロックダイアグラムまたはプロジェクトには、FPGA DFIRが処理できない項目が含まれています。
−61487 このチャンネル制御器または表示器は最上位VIにあります。コンパイル時に、トップレベルFPGA VIのコネクタペーンにチャンネル制御器または表示器を含めることはできません。
−61474 「FFTサイズ」は、入力ごとのサンプル数以上である必要があります。
−61473 「虚データ」入力配列サイズが、「実データ」入力のサイズと異なります。これらの入力の配列サイズは両方とも同じである必要があります。
−61472 入力配列サイズは、2、4、8、または16である必要があります。
−61471 IOモジュール宣言ファイルを再ロードする必要があります。IOモジュール宣言ファイルは、このLabVIEWプロジェクトに最後に関連付けられた後にディスク上で更新されています。IOモジュールプロパティダイアログボックスの一般ページで、再ロードをクリックしてください。
−61470 DRAM宣言ファイルを再ロードする必要があります。メモリインタフェースDRAM宣言ファイルは、このLabVIEWプロジェクトに最後に関連付けられた後にディスク上で更新されています。DRAMプロパティダイアログボックスの一般ページで、再ロードをクリックしてください。
−61469 ストリームまたはロッシーストリームチャンネル書き込みに無効なサイズです。ストリームまたはロッシーストリームチャンネル書き込みの「サイズ」入力に接続された定数は、ゼロより大きい値である必要があります。
−61468 非再入可能サブVIのチャンネル端子は、複数のチャンネルに接続されています。非再入可能サブVIのチャンネル端子は、このターゲット上の1つのチャンネルのみに接続できます。非再入可能サブVIが複数の箇所から呼び出された場合、指定された端子に接続されたチャンネルワイヤは、コンパイル時に同じチャンネルに決定される必要があります。このエラーを修正するには、チャンネル端子を1つのチャンネルのみに接続するようにブロックダイアグラムを編集するか、ファイル→VIプロパティ→実行を選択して再入実行オプションの1つを有効にすることで、サブVIを再入可能にします。
−61467 ストリームまたはロッシーストリーム書き込みエンドポイントが正しく配線されていません。定数をストリームおよびロッシーストリーム書き込みエンドポイントに配線する必要があります。
−61466 Vivado Design Suiteのスクリプトを実行中にLabVIEWでエラーが発生しました。Vivado Design Suiteのスクリプトを実行中にLabVIEWでエラーが発生しました。このエラーに関する詳細は、<LogPath>にあるログファイルを参照してください。
−61465 LabVIEWはファイルの削除に失敗しました。LabVIEWはビルド仕様<BuildSpec>をビルド中に、<FilePath>のファイルの削除に失敗しました。このエラーを修正するには、ファイルが別のアプリケーションによって使用されていないことを確認してから再試行してください。
−61464 LabVIEWはファイルの削除に失敗しました。LabVIEWはビルド仕様<BuildSpec>をビルド中に、<FilePath>のファイルの削除に失敗しました。このエラーを修正するには、このファイルを変更する権限があることを確認してから再試行してください。
−61463 LabVIEWはVivado Design Suiteのプロジェクトをエクスポートすることに失敗しました。Vivado Design Suiteのプロジェクトをエクスポート中にLabVIEWでエラーが発生しました。考えられる理由:出力先ディレクトリパスが長すぎます。解決策：ビルド仕様<BuildSpec>の出力先ディレクトリパスを短くして、再試行してください。
−61414 制御器または表示器データタイプはサポートされていません。制御器または表示器のデータタイプはFPGAでサポートされていません。ダイアグラム無効ストラクチャ内にブロックダイアグラム端子を配置した場合でも、コンパイル中に制御器および表示器はVIから削除されません。
−61355 内部ソフトウェアエラーが発生しました。DFIR refnumは見つかりませんでした。
−61354 内部ソフトウェアエラー:接続されたノードは定数ではありません。端子は定数に配線されていません。
−61353 内部ソフトウェアエラー:出力端子はサポートされていません。現在の操作は入力端子でのみ可能です。このブロックダイアグラムオブジェクトの端子は出力端子です。
−61352 内部ソフトウェアエラー:端子は接続できません。入力や出力のいずれにも構成されていないコネクタペーン端子にアクセスしようとしています。
−61351 内部ソフトウェアエラー:端子が接続されていません。ブロックダイアグラムオブジェクト端子は未接続です。
−61350 内部ソフトウェアエラー:境界外の終端指標。この指標を持つ端子は、このブロックダイアグラムノードに存在しません。
−61345 決定されていないLabVIEWクラス。LabVIEWは、グローバル変数のスタティッククラスタイプを決定できませんでした。グローバル変数のデフォルト値のタイプが、書き込み側のクラスのタイプと一致しません。グローバル変数の書き込み側が、そのグローバル変数のデフォルト値と同じクラスタイプを使用していることを確認してください。
−61344 配列内に可変サイズの配列が含まれています。FPGAモジュールは、可変サイズの組込配列を含むデフォルト値を含むグローバル変数をサポートしません。
−61343 決定されていないLabVIEWクラス。異なるクラスが再入不可VIへの個別の呼び出しに配線されているため、LabVIEWクラスは静的に決定できませんでした。VIへのすべての呼び出しが同じクラスを使用していることを確認します。呼び出しチェーン:<CallChain>
−61341 配列内に可変サイズの配列が含まれています。LabVIEW FPGAモジュールは、さまざまなサイズの組込配列となる配列要素の挿入をサポートしていません。呼び出しチェーン:<呼び出しチェーン>
−61339 トップレベルVIには可変の配列制御器または表示器が含まれています。FPGAモジュールは、トップレベルVIのフロントパネルで可変サイズの配列をサポートしていません。
−61338 配列を固定サイズに決定できません。異なるサイズの配列が書き込まれるため、LabVIEWはローカルまたはグローバル変数上の配列サイズを決定できません。ローカルまたはグローバル変数へのすべての書き込みが同じサイズの配列を使用していることを確認します。
−61337 配列を固定サイズに決定できません。異なるサイズの配列が再入不可VIへの個別の呼び出しに配線されているため、LabVIEWは制御器または表示器上の配列のサイズを決定できません。VIへのすべての呼び出しが同じサイズの配列入力を使用していることを確認します。
−61336 Whileループには自動指標の出力トンネルが含まれています。FPGAモジュールは、Whileループ上で自動指標の出力トンネルをサポートしていません。
−61335 配列を固定サイズに決定できません。Forループが固定回数実行しないため、LabVIEWは配列出力トンネルのサイズを決定できません。これは、N入力が定数以外の値に配線されている場合、または可変サイズの配列に配線されている自動指標付け入力トンネルがループに含まれている場合に発生する可能性があります。呼び出しチェーン:<呼び出しチェーン>
−61334 配列を固定サイズに決定できません。ノード入力が非定数値であるため、LabVIEWは配列出力のサイズを決定できません。すべての指標と長さの入力が定数値に決定されることを確認します。呼び出しチェーン:<CallChain>
−61333 配列を固定サイズに決定できません。異なるサイズの配列がノードに配線されているため、LabVIEWは配列出力のサイズを決定できません。すべての配列入力が同じサイズに決定されることを確認してください。呼び出しチェーン:<CallChain>
−61323 現在のターゲットにCLIPで使用可能なDCMがありません。<NumberOfUsedDCMs>のデジタルクロック管理 (DCM) を使用するCLIP <CLIPインスタンス名>が含まれていますが、現在のターゲットには使用可能なDCMがありません。CLIPを削除または変更するか、使用可能なDCMがあるターゲットでCLIPを使用してください。
−61322 現在のターゲットにCLIPで使用可能なMMCMがありません。<使用するMMCM数>のミックスモードクロックマネージャ (MMCM) を使用するCLIP <CLIPインスタンス名>が含まれていますが、このターゲットには使用可能なMMCMがありません。CLIPを削除または変更するか、使用可能なMMCMがあるターゲットでCLIPを使用してください。
−61310 このターゲットではクロックはサポートされていません。「<DerivedExternalClock>」クロックは外部クロックまたはCLIPクロックから派生されたものです。Virtex 2およびSpartan 3のターゲットは、外部またはCLIPクロックから派生したクロックをサポートしていません。
−61309 ノードは同期リセットを必要としますが、ビルド仕様は有効削除を許可しています。1つ以上のノードが同期リセット信号を必須としています。アプリケーションが間接的な有効信号の削除を許可するように構成されている場合、この必須条件のあるノードを外部クロックまたはゲート機能をサポートするクロックで制御されるシングルサイクルタイミングループ内に配置することはできません。ビルド仕様から「シングルサイクルタイミングループ内で間接的な有効信号を削除することを許可」チェックボックスをオフにするか、またはゲート機能をサポートしないタイミングソースを使用してください。
−61308 有効削除を許可するアプリケーションの場合、ノードはサポートされません。1つ以上のノードが非同期リセット中の必要なサイクル数を指定していません。アプリケーションが間接的な有効信号の削除を許可するように構成されている場合、この必須条件のあるノードを外部クロックまたはゲート機能をサポートするクロックで制御されるシングルサイクルタイミングループ内に配置することはできません。ビルド仕様から「シングルサイクルタイミングループ内で間接的な有効信号を削除することを許可」チェックボックスをオフにするか、そのノードに対する必要なサイクル数を構成してください。
−61307 リセット中に実行中のクロックが必要なノードは有効削除を許可するアプリケーション内にあります。ノードは、非同期リセット中の自走クロックを必要とします。アプリケーションが間接的な有効信号の削除を許可するように構成されている場合、この必須条件のあるノードを外部クロックまたはゲート機能をサポートするクロックで制御されるシングルサイクルタイミングループ内に配置することはできません。ノードを再構成するか削除してください。または、ビルド仕様で「シングルサイクルタイミングループ内で間接的な有効信号を削除することを許可」チェックボックスのチェックを外してください。
−61306 このCLIPは有効削除を許可するアプリケーションではサポートされていません。CLIP「<ClipName>」は非同期リセット中の必要なサイクル数が未指定のクロック入力があります。また、外部クロックまたはゲート機能をサポートするクロックに接続されています。間接的な有効信号の削除を許可する構成でアプリケーションを作成する場合、この必須要件をもつCLIPは使用できません。CLIPを再構成するか、削除してください。または、ビルド仕様で「シングルサイクルタイミングループ内で間接的な有効信号を削除することを許可」チェックボックスのチェックを外してください。
−61305 このCLIPは有効削除を許可するアプリケーションではサポートされていません。CLIP「<ClipName>」は、非同期リセット中に自走クロックが必要で、外部クロックまたはゲート機能をサポートするクロックに接続されています。間接的な有効信号の削除を許可する構成でアプリケーションを作成する場合、この必須要件をもつCLIPは使用できません。CLIPを再構成するか、削除してください。または、ビルド仕様で「シングルサイクルタイミングループ内で間接的な有効信号を削除することを許可」チェックボックスのチェックを外してください。
−61299 ループは有効削除を要求していますが、ビルド仕様はそれをサポートしません。このループで間接的な有効信号の削除を許可する場合には、ビルド仕様の必須オプションを有効にする必要があります。タイミングループを構成ダイアログの「間接的な有効信号の削除が必要」チェックボックスをオフにするか、ビルド仕様で「シングルサイクルタイミングループ内で間接的な有効信号を削除することを許可」チェックボックスをオンにしてください。間接的な有効信号の削除を許可することにより、このビットファイルを使用する場合に使用できるホストインタフェースメソッドが制限されます。間接的な有効信号の削除を許可する際の詳細については、LabVIEWヘルプを参照してください。このビルド仕様は、ターゲットでサポートされている場合に限り利用できます。
−61298 このターゲットは有効削除をサポートしません。ビルド仕様は間接的な有効信号の削除を許可するように構成されていますが、有効信号の削除をサポートしていません。ビルド仕様で「シングルサイクルタイミングループ内で間接的な有効信号を削除することを許可」チェックボックスのチェックを外してください。
−61297 ゲーティングをサポートしないクロックによって制御されているループは有効削除を必要とします。LabVIEWは、ゲート機能をサポートするクロックで制御されるループにおける、間接的な有効信号の削除をサポートしていません。クロックソースをゲート機能をサポートするものと置き換えるか、またはタイミングループの構成ダイアログで「間接的な有効信号の削除が必要」チェックボックスからチェックを外してください。
−61296 有効削除を必要とするループは条件的に実行を停止します。LabVIEWは、条件によって実行を停止するようなループにおいて、間接的な有効信号の削除をサポートしていません。適切な停止条件は以下の3つのみです。未配線の「TRUEの場合停止」、FALSE定数を配線した「TRUEの場合停止」、またはTRUE定数を配線した「TRUEの場合継続」が使用できます。ループ停止条件を構成し直すか、またはタイミングループの構成ダイアログで「間接的な有効信号の削除が必要」チェックボックスからチェックを外してください。
−61295 有効削除を必要とするループにデータフロー依存項目があります。LabVIEWの要件により、有効チェーン信号を使用する場合には、ループの内側とループの外側でデータが受け渡しされる必要があります。タイミングループ構成ダイアログで「間接的な有効信号の削除が必要」のチェックマークを外すか、または、ループ内のコードがループ外のデータに依存しないことを確認してください。
−61294 選択されたデータタイプのサイズは、選択されたDRAMにとって大きすぎます。「<MemoryName>」で使用するデータタイプのサイズは、「<DramBankName>」にとって大きすぎます。データタイプのサイズ (<Size>ビット) は、DRAMポート幅である<DramPortWidth>ビット以下にする必要があります。
−61293 メモリを割り当てるのに十分なDRAMがありません。 <DramBankName>は、要求されたメモリ項目を割り当てるのに十分な大きさではありません。以下のメモリ項目が要求されました: <MemoryList>要求されたメモリの合計量を<DramBankSize> MBに減らします。
−61292 必要なDRAMベースメモリのメソッドが見つかりません。「<MemoryName>」用に使用する必要がある以下のメソッドが見つかりません: <MissingMethodList>すべてのDRAMベースのメモリ項目は、書き込み/データを要求/データを取得のメソッドを必要とします。
−61291 「データを要求」および「データを取得」メモリメソッドは同じクロック領域上に存在する必要があります。「<MemoryName>」に対して使用されているデータを要求およびデータを取得メソッドは同じクロック領域上に存在する必要があります。
−61290 DRAMメモリメソッドはSCTL外ではサポートされていません。 <メモリ名>の<メソッド名>は、シングルサイクルタイミングループ (SCTL) の外ではサポートされていません。DRAMベースのメモリ項目で利用可能なメソッドは、シングルサイクルタイミングループの内側のみでサポートされます。
−61250 Xilinxがインストールされていないか破損しています。FPGA VIをシミュレーション用にエクスポートするには、Xilinx 11.5以上がインストールされている必要があります。Xilinxコンパイルツールがインストールされていないか破損しています。シミュレーション用にFPGA VIをエクスポートするには、Xilinxコンパイルツールをインストールするか修復してください。
−61247 VIはFPGA用にコンパイルできません。VIは、評価モードのNIツールキットに属しています。
−61246 FIFO、メモリ、レジスタメソッドのリソース定義が存在しません。ノードは未定義のハードウェアリソースを参照します。これは、ローカルFIFO、メモリ、またはレジスタリソースがダイアグラム無効ストラクチャ内に配置されている場合に発生します。リソースの定義をダイアグラム無効ストラクチャ外に出すか、メソッドノードを削除してください。
−61245 VIはFPGA用にコンパイルできません。VIは、評価モードのツールキットに属しています。この製品を購入するにはツールキットの製造元にお問い合わせください。この製品をすでにご購入されている場合は、ヘルプ→アドオンをアクティブ化を選択して、製品をアクティブ化してください。
−61244 VIはブロックダイアグラムがないためコンパイルできません。LabVIEW FPGAモジュールは、ブロックダイアグラムなしで保存されたVIをサポートしません。
−61243 配列は、実装における要件を満たしていません。配列は指定されたリソースタイプで実装できませんでした。これはブロックメモリまたはルックアップテーブルが選択され、配列がリソースの制限を満たさない場合に発生します。希望する実装を実現するために配列を再構成するか、FPGAの実装オプションを「自動」に変更します。
−61242 FPGAモジュールではこのコンビネーションのデータタイプはサポートしません。トップレベルFPGA VIでは名前制御器とほかのデータタイプの両方を持つクラスタ制御器または表示器を含むことができません。名前制御器と他のデータタイプを別々のクラスタに分割する必要があります。
−61241 重複ファイルエラー。IP統合ノードまたはコンポーネントレベルIPで指定された2ファイルの名前が同じですが、内容が異なります。1ファイルのファイル名を変更するか、必要に応じて設計を調節してください。たとえば、ファイルがファイル名と一致する実体名を持つVHDLファイルである場合、実体名とそのすべてのリファレンスを変更する必要がある場合があります。または、ファイルの1つのみを使用するように設計を調整します。ファイルパス1 : <userFilePath1>ファイルパス2: <userFilePath2>
−61240 重複ファイルエラー。IP統合ノードまたはコンポーネントレベルIPで指定された1ファイルが、LabVIEW FPGAによって生成されるファイルの名前と同じです。ファイル名を変更して、設計を必要に応じて調節してください。たとえば、ファイルがファイル名と一致する実体名を持つVHDLファイルの場合、実体名とその実体へのすべてのリファレンスを変更する必要がある場合があります。ファイルパス: <userFilePath>
−61237 定数入力を必要としている端子は非定数ソースに配線されています。オブジェクトのひとつ以上の端子を定数に配線する必要があります。たとえば、FPGA I/Oノードが再入不可VI内にある場合は、FPGA I/Oノードの入力のFPGA I/Oに定数を配線するようにしてください。
−61236 定数入力を必要としている端子は未配線です。オブジェクトのひとつ以上の端子を定数に配線する必要があります。このオブジェクトの必要条件については、『LabVIEWヘルプ』を参照してください。
−61198 ハンドシェイクメソッドは、シングルサイクルタイミングループの外ではサポートされていません。 <ハンドシェイク名>の<メソッド名>は、シングルサイクルタイミングループ (SCTL) の外ではサポートされていません。ハンドシェイクメソッドはSCTL内のみでサポートされています。
−61197 各ハンドシェイクはメソッドの各タイプの1つしかサポートしません。「<Scope>」ハンドシェイクに対して同じ「<MethodName>」メソッドの複数のインスタンスを使用しました。1つの書き込みメソッドのみと、1つの読み取りまたは肯定応答なしで読み取りメソッドおよび肯定応答メソッドのみを使用します。クリアメソッドを使用する場合は、メソッドが1つだけであることを確認します。
−61196 ハンドシェイクの肯定応答なしで読み取りメソッドおよび肯定応答メソッドは同じクロック領域で使用する必要があります。
−61195 ハンドシェイクの肯定応答なしで読み取りメソッドおよび肯定応答メソッドは分けて使用することはできません。肯定応答なしで読み取りメソッドおよび肯定応答メソッドは「<Scope>」ハンドシェイクで併用する必要があります。同じクロック領域に存在しないメソッドを追加します。
−61194 肯定応答なしで読み取りメソッドまたは肯定応答メソッドを使用してハンドシェイクの読み取りメソッドを使用することはできません。「<Scope>」ハンドシェイクでは、「<MethodName>」メソッドは読み取りメソッドと使用されます。読み取りメソッドのみ、または肯定応答なしで読み取りメソッドおよび肯定応答メソッドを使用します。
−61193 ハンドシェイクに読み取りまたは書き込みメソッドがありません。「<Scope>」ハンドシェイクには、書き込みおよび読み取りメソッドの両方、または肯定応答なしで読み取りメソッドが必要です。この<Scope>ハンドシェイクには<MethodName>メソッドがありません。
−61192 FALSE定数はDSP48ノード有効化端子に配線されています。有効端子はダイナミック信号またはTRUE定数に配線されている必要があります。
−61191 IP統合ノードは、互換性のない.ngcシンセシスファイルを指定しています。 <ngcFileName>は、このバージョンのLabVIEWでサポートされていないXilinxコンパイルツールのバージョンで生成されました。ご使用のLabVIEWバージョンに付属するプラットフォームメディアから正しいバージョンのXilinxコンパイルツールがインストールされているかを確認してください。
−61190 CLIP宣言ファイルとCLIPインスタンス間で一致しないクロック設定。CLIPインスタンス (<clipInstanceName>) のCLIPクロック数は、CLIP宣言 (<clipDeclarationName>) のものと一致しません。HDL名、LabVIEW名、ポート方向のいずれかが一致していません。コンポーネントレベルIPプロパティダイアログのクロック選択カテゴリページを修正しOKボタンをクリックしてください。または、CLIP宣言をインスタンスと一致するように修正してください。
−61189 CLIPは、要件を満たさないFPGAクロックを参照しています。CLIPインスタンス (<clipInstanceName>) が参照しているFPGAクロック (<fpgaClockName>) は、クロック (<clipDeclarationClockName>) 用にCLIP宣言 (<clipDeclarationName>) が指定している周波数要件を満たしていません。CLIPインスタンスの周波数要件を満たすFPGAクロックを選択するか、クロック (<clipDeclarationClockName>) の周波数要件を緩和するようにCLIP宣言を変更してください。
−61188 不明なFPGAクロックをCLIPが参照しています。CLIPインスタンス (<clipInstanceName>) は、プロジェクト上に存在しないFPGAクロック (<fpgaClockName>) を参照します。プロジェクトにすでに存在するFPGAクロックを選択するか、名前が「<fpgaClockName>」のクロックをプロジェクトに追加してください。
−61187 不明なCLIP実装ファイル。CLIP宣言「<declarationName>」で指定されている「<implementationFileName>」ファイルがみつかりません。ファイル名が変更された、あるいはファイルが削除/移動された可能性があります。この問題に関する詳細を得るには、FPGAターゲットプロパティダイアログのコンポーネントレベルIPカテゴリ内のすべてのCLIP宣言ファイルを再スキャンしてください。
−61186 更新されたCLIP宣言ファイル。CLIP宣言ファイルはこのLabVIEWプロジェクトに関連付けられて以降、更新されています。FPGAターゲットプロパティのコンポーネントレベルIPページ内のCLIP宣言を再スキャンしてください。ファイル: <filePath>
−61185 不明なCLIP宣言。指定されたCLIP宣言ファイルが見つかりません。FPGAターゲットプロパティダイアログのコンポーネントレベルIPページ内のCLIP宣言ファイルパスを更新するか、ファイルが指定場所に存在することを確認してください。ファイルパス: <filePath>
−61184 不正に構成されたCLIPインスタンス。CLIPインスタンス「<name>」は、不正なCLIP宣言で構成されています。CLIPインスタンスの構成を変更するか、適切なCLIP宣言をターゲットに追加してください。
−61179 このターゲットでサポートされていないノードです。このターゲットは<NodeName>ノードをサポートしていません。現在のターゲットにサポートされているブロックを使用するようにアルゴリズムを変更するか、<NodeName>ノードをサポートするターゲットを取得します。
−61178 内部ソフトウェアエラー:ポートのクロックを解決できません。内部ソフトウェアエラーが発生しました。以下の情報をナショナルインスツルメンツの技術サポート (ni.com/support) までご連絡ください。オブジェクトが複数のクロックを要求していますが、オブジェクトのどのポートがどのクロックに同期しているかが指定されていません。
−61177 FIFOに対する読み取りメソッドまたは書き込みメソッドが見つかりません。各FIFOは、読み取りまたは書き込みメソッドのどちらかが必要です。<FIFONAME>用の読み取りまたは書き込みメソッドを追加してください。
−61176 FIFOメソッドに無効なクロックが使われています。<FifoName>の<PortName>に接続されているメソッドは、<CurrentClk>を使用しますが、この設計では許可されていません。このメソッドは、関連付けられたFIFOの読み取り/書き込みメソッドと同じクロック領域に存在する必要があります。
メモ 「ストリーム状態を取得」のみで、デフォルトのクロック領域である<DefaultClk>も使用できます。
この設計では、許可されたクロックは以下になります: <ClockList>
−61175 FPGA FIFOノードは、FPGA FIFO名定数に配線されていません。
−61174 FPGA メモリノードは、FPGAメモリ名定数に配線されていません。
−61173 項目は名前制御器の構成と一致しません。メソッドノードに配線されている名前制御器または定数は、ノードの構成に一致しません。
−61172 プロジェクト項目が見つかりませんでした。名前制御器または定数で指定された項目は、プロジェクトエクスプローラの現在のターゲットで見つかりません。プロジェクトエクスプローラで適切な項目を追加するか、制御器または定数から異なる項目を選択してください。
−61171 名前制御器または定数が空です。空値はサポートされていません。プロジェクトエクスプローラウィンドウで現在のターゲット下にある適切な項目を選択してください。
−61164 このタイプのローカル変数とグローバル変数はサポートされていません。変数を制御器または定数に置き換えてください。
−61163 内部ソフトウェアエラーです。 <メッセージ> 内部ソフトウェアエラーが発生しました。ナショナルインスツルメンツの技術サポート (ni.com/support) までご連絡ください。
−61162 シングルサイクルタイミングループでのみサポートされているオブジェクトです。シングルサイクルタイミングループの内側でのみサポートされているオブジェクトが、外側で使用されています。
−61161 VIの実行モードがシングルサイクルタイミングループ外ではサポートされていません。選択されたVIの実行モードは「シングルサイクルタイミングループの内側」に指定されていますが、VIはすべてのタイミングループの外側に配置されています。VIをシングルサイクルタイミングループの内側に移動するか、構成ダイアログボックスから実行モードを変更してください。
−61160 VIの実行モードがシングルサイクルタイミングループ内ではサポートされていません。選択されたVIの実行モードは「シングルサイクルタイミングループの外側」に指定されていますが、VIはタイミングループの内側に配置されています。VIをすべてのシングルサイクルタイミングループの外側に移動するか、構成ダイアログボックスから実行モードを変更してください。
−61158 停止条件付きのFor Loopは、FPGAではサポートされません。FPGAターゲットは、Forループ内で条件端子をサポートしません。Forループの境界で右クリック→条件端子をクリックして、条件端子のチェックマークを外してください。
−61157 シングルサイクルタイミングループでサポートされていないオブジェクト。ルックアップテーブル1D (補間あり) は、実行に1クロックサイクル以上かかります。補間モードをオフにするか、シングルサイクルタイミングループからVIを削除するか、シングルサイクルタイミングループをWhileループに置き換えてください。
−61155 リソースとしてサポートされていないクロック。「<IOResource>」用の「<method> <IOType>」がひとつのクロック領域で使用されていますが、それはサポートされていません。サポートされているクロック領域は次の通りです。<SupportedClockList>。
−61154 異なるクロック領域からのアクセスはサポートされていません。I/Oリソース「<IOResource>」は、「<methodList>」メソッドの異なるクロック領域での使用をサポートしていません。
−61153 Express VIが構成されていません。「<express_vi>」VIは構成されていません。「<express_vi>」VIをダブルクリックして構成ダイアログを開き、適切な設定を行ってからOKボタンをクリックして設定を保存してください。
−61152 変数クロックレートはサポートされていません。方形波発生器VIは、変数クロックを使用する場合サポートされません。トップレベルクロックを変更して、方形波VIのFPGAクロックレートパラメータをリセットしてください。
−61151 関数やストラクチャは固定クロック名を指定する必要があります。ブロックダイアグラムを再構成して、実行中にクロック名が変更できないようにしてください。
−61150 プロジェクト上でクロックアイテムが見つかりませんでした。FPGAクロック制御器または定数で指定されたクロックは、プロジェクトエクスプローラの現在のターゲットで見つかりません。プロジェクトエクスプローラでそのクロックを追加するか、制御器または定数から異なるクロックを選択してください。
−61149 クロック制御器または定数が空です。FPGAクロック制御器または定数が空です。プロジェクトエクスプローラウィンドウで現在のターゲットの下にあるクロックを選択してください。
−61148 クロックレートのミスマッチ。ブロックダイアグラムのクロックレートは、方形波発生器VIで構成されたクロックレートと一致しません。ブロックダイアグラムのクロックが「<diagram_clock>」であるのに対し、方形波発生器VIで構成されたクロックは「<square_wave_clock>」です。方形波発生器VIのクロックレートを再構成してください。これにより計算済みの値を変更する必要があるかもしれません。
−61147 内部ソフトウェアエラーです。「<PathToSearchingVI>」VIは「<SearchedPort>」ポートをポートリストから検索できませんでした。
−61145 HDLインタフェースノードで指定されたファイルが見つかりません。「<FilePath>」を検出することができません。HDLインタフェースノードを再構成して、ファイルの正しいパスを参照するか、このファイルへのリファレンスを削除してください。ノードを再構成するには、HDLインタフェースノードをダブルクリックして外部ファイルタブを選択します。
−61144 HDLインタフェースノードがシングルサイクルタイミングループの外側にあります。選択されたHDLインタフェースノードは、シングルサイクルタイミングループの内側にのみ配置するように構成されていますが、その外側に配置されています。ノードを移動するか、再構成してください。ノードを再構成するには、ノードをダブルクリックして、実行制御カテゴリから「シングルサイクルタイミングループ」オプションを変更します。
−61143 フロントパネルの制御器または表示器がサイズ制限に違反しています。合計サイズが<BitSize>ビットある「<ObjectName>」制御器/表示器は、許可された制御器/表示器サイズを超えています。制御器/表示器の最大サイズは<MaxSize>ビットです。
−61142 VIが破損しています。このVIは実行ボタンが壊れています。実行ボタンをクリックして、エラーリスト内の各項目を解決後に再度コンパイルを試行してください。
−61140 VIのタイプがサポートされていないため、コンパイルできませんでした。標準VIのみコンパイルできます。
−61139 トップレベルクロックレートが変更されました。トップレベルクロックレートは、正弦波発生器VIで構成されたクロックレートと一致しません。正弦波発生器VIまたはトップレベルクロックを再構成して、レートを一致させてください。周波数入力 (サイクル/ティック) の演算後の値を修正する必要があるかもしれません。
−61137 内部ソフトウェアエラーです。内部ソフトウェアエラーが発生しました。下記の情報をni.com/supportからナショナルインスツルメンツ技術サポートにご連絡ください。FPGASourceFilesDirectoryPathまたはFPGASimSourceFilesDirPathリソースファイルタグで指定されたディレクトリが存在しません。ディレクトリパス: <Path>
−61136 内部ソフトウェアエラーです。内部ソフトウェアエラーが発生しました。下記の情報をni.com/supportからナショナルインスツルメンツ技術サポートにご連絡ください。必須の制約ファイル（.ucf/.xdc）が見つかりませんでした。FPGAソースファイルディレクトリパス: <Path>
−61135 内部ソフトウェアエラーです。内部ソフトウェアエラーが発生しました。下記の情報をni.com/supportからナショナルインスツルメンツ技術サポートにご連絡ください。必須のトップレベルVHDLファイルが見つかりませんでした。ファイルパス: <Path>
−61134 HDLインタフェースノードがシングルサイクルタイミングループの内側にあります。選択されたHDLインタフェースノードは、シングルサイクルタイミングループの外側にのみ配置するように構成されていますが、その内側に配置されています。ノードを移動するか、再構成してください。ノードを再構成するには、ノードをダブルクリックして、実行制御カテゴリから「シングルサイクルタイミングループ」オプションを変更します。
−61133 フロントパネルの制御器および表示器のクロック領域を交えての使用は、サブVIでサポートされていません。サブVIはクロック領域<SubVIsClock>から呼び出されていますが、コネクタペーン上の制御器や表示器はクロック領域<FPTerminalClock>からアクセスされています。サブVIの制御器および表示器が、異なるクロック領域に交わることはサポートされていません。フロントパネル制御器および表示器をシングルサイクルタイミングループの外側に移動してください。異なるクロック領域のループに対するデータの受け渡しはワイヤを使用してください。
−61132 フロントパネルの制御器および表示器のクロック領域を交えての使用は、サブVIでサポートされていません。サブVI内の制御器または表示器に対して読み書きを行うインタフェースが異なるクロック領域に存在します。サブVIの制御器および表示器が、異なるクロック領域に交わることはサポートされていません。VIを修正して、制御器および表示器に対するすべてのアクセサが同じクロック領域になるようにしてください。
−61131 内部ソフトウェアエラーです。リソースコンポーネントが存在しません。LabVIEW FPGAモジュールで内部ソフトウェアエラーが発生しました。ナショナルインスツルメンツの技術サポート (ni.com/support) までご連絡ください。
−61130 リソースインタフェースのリクエスタが多すぎます。リソースインタフェースに対してアクセスを要求しているオブジェクトが多すぎます。リクエスタの数を<MaxRequestors>以下にしてください。
−61129 トップレベルポートに、2つ以上の駆動元があります。内部ソフトウェアエラーが発生しました。ナショナルインスツルメンツの技術サポート (ni.com/support) までご連絡ください。トップレベルポート「<PortName>」は複数の駆動元があります。
−61128 内部ソフトウェアエラーです。プラグインアービタを作成中に内部エラーが発生しました。LabVIEW FPGAモジュールで内部ソフトエラーが発生しました。ナショナルインスツルメンツの技術サポート (ni.com/support) までご連絡ください。
−61127 内部ソフトウェアエラーです。リソースインタフェース<ResPortName>は、選択されたコンポーネントを使用する前に定義されている必要があります。LabVIEW FPGAモジュールで内部ソフトエラーが発生しました。ナショナルインスツルメンツの技術サポート (ni.com/support) までご連絡ください。
−61126 内部ソフトウェアエラーです。「<ResName>」リソースは、選択されたコンポーネントを使用する前に定義されている必要があります。
−61125 トップレベルポートは、選択されたコンポーネントで作成される前に要求されました。内部ソフトウェアエラーが発生しました。ナショナルインスツルメンツの技術サポート (ni.com/support) までご連絡ください。「<PortName>」トップレベルポートは、選択されたコンポーネントがそれを作成する前に要求されました。
−61124 リソースデータベースが初期化される前にリソースの要求が行われました。内部ソフトウェアエラーが発生しました。ナショナルインスツルメンツの技術サポート (ni.com/support) までご連絡ください。リソースデータベースが初期化される前にリソースの要求が行われました。
−61123 内部ソフトウェアエラーです。リソースインタフェースが要求されましたが、競合する構成があります。LabVIEW FPGAモジュールで内部ソフトウェアエラーが発生しました。ナショナルインスツルメンツの技術サポート (ni.com/support) までご連絡ください。
−61122 内部ソフトウェアエラーです。リソース「<ResName>」の要求解除はサポートされていません。LabVIEW FPGAモジュールで内部ソフトウェアエラーが発生しました。ナショナルインスツルメンツの技術サポート (ni.com/support) までご連絡ください。
−61121 内部ソフトウェアエラーです。コンポーネントへの接続時に、クロック「<ClockName>」が見つかりませんでした。LabVIEW FPGAモジュールで内部ソフトウェアエラーが発生しました。ナショナルインスツルメンツの技術サポート (ni.com/support) までご連絡ください。
−61120 コンポーネントからレジスタの削除中にエラーが発生しました。内部ソフトウェアエラーが発生しました。ナショナルインスツルメンツの技術サポート (ni.com/support) までご連絡ください。コンポーネントからレジスタの削除中にエラーが発生しました。
−61119 アービトレーションオプションはシングルサイクルタイミングループでサポートされていません。オブジェクトはリソースへのアクセスを「常にアービトレート」オプションが有効になったリソースインタフェースを介して要求していますが、シングルサイクルタイミングループの中ではこのオプションはサポートされません。アービトレーションオプションを変更するか、シングルサイクルタイミングループをWhileループに置換してください。アービトレーションオプションの詳細については、『LabVIEWヘルプ』を参照してください。
−61118 サポートされていない関数入力。選択された関数をシングルサイクルタイミングループで使用した場合、入力に配列やクラスタを使用できません。クラスタはバンドル解除することにより、配列は指標配列を使用することにより、スカラデータタイプに変更してください。または、シングルサイクルタイミングループをWhileループに変更してください。
−61117 サポートされていない関数入力。選択された関数をLabVIEW FPGAモジュールで使用した場合、入力に配列やクラスタを使用できません。クラスタはバンドル解除することにより、配列は指標配列を使用することにより、スカラデータタイプに変更してください。
−61116 サポートされていない複合演算入力。選択された複合演算関数の入力に、配列またはクラスタが配線されています。複合演算関数をLabVIEW FPGAモジュールで使用する場合、スカラタイプのみが使用できます。複合演算関数に配線された配列やクラスタを削除してください。クラスタはバンドル解除することにより、配列は指標配列を使用することにより、スカラデータタイプに変更できます。
−61115 非再入可能サブVIが異なるクロック領域で使用されています選択された再入不可なサブVIは複数のクロック領域に配置されています。LabVIEWはひとつの再入不可FPGAサブVIに対してコード生成を一度のみ行うため、再入不可なFPGAサブVIのすべてのインスタンスは同じクロック領域に存在する必要があります。各クロック領域に対して、FPGAサブVIのコピーを異なる名前で作成してください。その後、各クロック領域で異なる名前のサブVIを呼び出すように変更してください。
−61114 非再入可能サブVIがシングルサイクルタイミングループの内側と外側の両方で使用されています。再入不可サブVIがシングルサイクルタイミングループの内側と外側の両方で使用されています。LabVIEWは1つの再入不可FPGAサブVIに対してコード生成を一度のみ行うため、再入不可FPGAサブVIのすべてのインスタンスは、シングルサイクルタイミングループの内側または外側のいずれかにある必要があります (両方同時は不可)。サブVIのコピーを異なる名前で保存し、シングルサイクルタイミングループの内側にあるサブVIをそのサブVIで置き換えてください。
−61113 許可されていない定数リファレンス。選択されたオブジェクトは定数リファレンスです。バインドされていないリファレンス定数は、ランタイム時にバインドされることを示唆します。LabVIEW FPGAはスタティックにバインドされていないリファレンスはサポートしていません。定数リファレンスを削除してください。
−61112 複数のクロック領域で使用されているメソッドです。複数のオブジェクトが異なるクロック領域からメソッドを介してリソースへのアクセスを要求しています。すべてのオブジェクトが、同じクロック領域内で対応するリソースへのアクセスを要求していることを確認してください。
−61111 オブジェクトはシングルサイクルタイミングループでのみでサポートされています。選択されたオブジェクトは、シングルサイクルタイミングループでのみサポートされています。オブジェクトをシングルサイクルタイミングループで囲んでください。
−61110 無効なFIFO実装。内部ソフトウェアエラーが発生しました。FIFO「<Fifoname>」の実装が無効です。FPGA FIFOプロパティダイアログから有効な実装に変更してください。
−61109 初期化されたシフトレジスタに接続されているオブジェクト。選択されたオブジェクトは初期化されたシフトレジスタに配線されています。選択されたオブジェクトには初期化されていないシフトレジスタがすでに組み込まれています。初期化を行わないか、またはフィードバックノードを使用してください。
−61108 シングルサイクルタイミングループの外側と内側の両方から要求されたリソースインタフェース。複数のオブジェクトがリソースインタフェースを介してシングルサイクルタイミングループの内側と外側の両方からリソースにアクセスを要求していますが、このオプションはサポートされません。リソースインタフェースにアクセスするすべてのオブジェクトをシングルサイクルタイミングループの内側または外側のどちらか一方に配置してください。
−61107 アービトレーションオプションはシングルサイクルタイミングループでサポートされていません。「アービトレーションなし」は、シングルサイクルタイミングループの内側でサポートされる唯一の読み取りポートのアービトレーションオプションです。
−61106 シングルサイクルタイミングループ内に非再入可能サブVIの複数のインスタンスがあります。再入不可サブVIがシングルサイクルタイミングループの複数の箇所で呼び出されていますが、この操作はサポートされていません。サブVIが一箇所のみから呼び出されるようにダイアグラムを変更するか、タイミングループの代わりにWhileループを使用するか、サブVIを再入可能に設定してください。再入可能VIの詳細は、『LabVIEW ヘルプ』を参照してください。
−61105 シングルサイクルタイミングループ内の制御器/表示器およびローカル変数に対して複数の書き込みがあります。制御器/表示器およびそれに対応するローカル変数に対する複数の書き込みは、シングルサイクルタイミングループではサポートされていません。制御器/表示器またはそれに対応するローカル変数に対して最大1つの書き込みしか行わないようにシングルサイクルタイミングループ内にコードを作成してください。このような問題は、制御器/表示器またはそれに対応するローカル変数に対して書き込むデータをケースストラクチャ選択する際に発生します。
−61104 アービトレーションオプションはシングルサイクルタイミングループでサポートされていません。オブジェクトはリソースへのアクセスを「アービトレーションなし」オプションが有効になったリソースインタフェースを介して要求していますが、シングルサイクルタイミングループの中ではこのオプションはサポートされません。「リクエスタが複数の場合のみアービトレート」オプションを使用して、リソースインタフェースにアクセスを要求するオブジェクトが1つのみであることを確認してください。アービトレーションの詳細については、『LabVIEWヘルプ』を参照してください。
−61103 アービトレーションオプションはシングルサイクルタイミングループでサポートされていません。複数のオブジェクトが「リクエスタが複数の場合のみアービトレート」オプションが有効になったリソースインタフェースを介してリソースにアクセスを要求していますが、これがシングルサイクルタイミングループでサポートされるのは1つのインタフェースにつき1つのリクエスタのみが存在する場合に限られます。余分なリクエスタを削除するか、アービトレーションオプションを変更するか、シングルサイクルタイミングループをWhileループに置換してください。アービトレーションオプションの詳細については、『LabVIEWヘルプ』を参照してください。
−61102 アービトレーションオプションはシングルサイクルタイミングループでサポートされていません。オブジェクトはリソースへのアクセスを「常にアービトレート」オプションが有効になったリソースインタフェースを介して要求していますが、シングルサイクルタイミングループの中ではこのオプションはサポートされません。アービトレーションオプションを変更するか、シングルサイクルタイミングループをWhileループに置換してください。アービトレーションオプションの詳細については、『LabVIEWヘルプ』を参照してください。
−61101 シングルサイクルタイミングループでサポートされていないオブジェクト。選択されたオブジェクトは、実行に1クロックサイクル以上必要です。シングルサイクルタイミングループからオブジェクトを削除するか、シングルサイクルタイミングループをWhileループに置換してください。
−61100 シングルサイクルタイミングループで割り込みがクリアされるまで、「割り込み」関数は待機できません。「割り込み」関数の「クリアされるまで待機」入力に何も配線しないか、FALSE定数を配線する必要があります。
−61097 CLIPシミュレーションモデルが未定義です。CLIP宣言 (<clipDeclarationName>) は、トップレベルシミュレーション動作が「シミュレーションモデルから除外」に設定されているか、または、シミュレーション動作が定義されていません。シミュレーションモデルは、シミュレーションに必須な要素です。IPのVHDLシミュレーションモデルを定義するには、コンポーネントレベルIP宣言ウィザードを使用します。
−61095 シングルサイクルタイミングループの外側で使用されている間接的な有効信号が切断されたオブジェクトオブジェクトは切断された間接的な有効信号を持ちますが、シングルサイクルタイミングループの外側で使用されています。オブジェクトがシングルサイクルタイミングループの外側にある場合、オブジェクトは間接的な有効信号を持つ必要があります。オブジェクトをシングルサイクルタイミングループ内に移動するか、オブジェクトの構成ダイアログを開いて間接的な有効信号を切断するオプションのチェックマークを外して下さい。
−61094 シミュレーションでサポートされていないオブジェクト。このオブジェクトはシミュレーションで使用できません。オブジェクトを削除するか、条件無効ストラクチャを使用して無効にしてください。
−61093 ケースストラクチャ内の間接的な有効信号が切断されたオブジェクト。オブジェクトは、間接的な有効信号が切断されており、ケースストラクチャ内に配置されています。オブジェクトがケースストラクチャの内側にある場合、オブジェクトは間接的な有効信号を持つ必要があります。オブジェクトをすべてのケースストラクチャの外に移動するか、オブジェクトの構成ダイアログを開いて間接的な有効信号を切断するオプションのチェックマークを外して下さい。
−61092 リソースはシングルサイクルタイミングループをサポートしていません。「<IOResource>」用の「<method> <IOType>」はシングルサイクルタイミングループの内側では使用できません。
−61091 シングルサイクルタイミングループの内側で使用される必要があるリソース。「<IOResource>」用の「<method> <IOType>」はシングルサイクルタイミングループ内で使用する必要があります。
−61090 サポートされていないクロック領域で使用されているリソース。「<IOResource>」用の「<method> <IOType>」が1クロック領域で使用されていますが、それはサポートされていません。サポートされているクロック領域は、<RequiredClockDomain>です。 <追加CLIPヘルプ>
−61065 デジタルリソースアクセスの競合が発生しました。デジタル出力リソース「<resource>」は、デジタルライン出力関数およびデジタルポート出力関数の両方からアクセスできません。デジタルライン出力関数またはデジタルポート出力関数のいずれかを使用してください。 (両方同時は不可)
−61064 HDLインタフェースノードは「リセット中に実行中のクロックが必要」オプションが有効になっています。HDLインタフェースノードは「リセット中に実行中のクロックが必要」オプションが有効になっています。このノードが動作するクロック領域がリセット中に停止する可能性があります。HDLコードで使用されているレジスタが非同期なリセットを行う場合やリセット中もクロックが動作することが明確な場合は、ノードをダブルクリックして実行制御タブ上で「リセット中に実行中のクロックが必要」オプションを無効にしてください。それ以外の場合は、デバイスにとって外部ではなく、「ランタイム時の有効/無効切り替えをサポート/要求」オプションが無効になっているクロック領域の中に、HDLインタフェースノードを移動してください。
−61063 コンポーネントはリセット中に実行中のクロックが必要です。コンポーネントは停止する可能性のあるクロック領域で使用されています。コンポーネントが正しくリセットを行うためには、リセット中に実行中のクロックが必要です。コンポーネントを停止する可能性があるクロック領域から停止しないクロック領域へ移動してください。
−61062 内部ソフトウェアエラーです。LabVIEWは、「<portname>」という名前のポートをクロック情報内で検出できませんでした。内部ソフトウェアエラーが発生しました。ナショナルインスツルメンツの技術サポート (ni.com/support) までご連絡ください。
−61058 外部クロックを使用して実行されるループは停止できません。FPGA VIは外部クロックを使用して実行されるループを停止する操作をサポートしません。この制限により、クロックにグリッチが生じた場合や、他の原因によりセットアップ/ホールド要求がシングルサイクルタイミングループのフリップフロップ上で侵された場合に、不正なダイアグラムの実行をループ内だけに留めることができます。ループの停止条件端子の配線を削除してください。
−61057 内部ソフトウェアエラーです。「<ClockResource>」クロックリソースは、ForceBufgInstantiationとForceBufrInstantiationの両方のresource.xmlタグを含んでいます。FPGAのコード生成機能は、これらのタグが同じクロックリソースで設定されることをサポートしません。タグの一つを削除してください。
−61056 トップレベルクロックは、ランタイム時に有効/無効の設定を行えません。トップレベルFPGA VIのクロックは、「ランタイム時の有効/無効切り替えを要求」オプションが有効になっています。この構成はFPGA VIの実行を妨げる可能性があるため、許可されていません。トップレベルクロックをランタイム時の有効/無効切り替えをサポートしないように再構成してください。
−61055 クロックは有効/無効の切り替えが必要ですが、プログラム内にその操作が存在しません。クロックは、「ランタイム時の有効/無効切り替えを要求」オプションが有効になっていますが、「FPGAクロック有効化を開始」や「FPGAクロック無効化を開始」関数が使用されていません。クロックでこれらの関数を使用するか、ランタイム時の有効/無効切り替えをサポートしないようにクロックを再構成してください。
−61054 有効/無効の切り替えが行われるクロック領域上から同じクロックを有効/無効化できません。「FPGAクロック有効化を開始」VIおよび「FPGAクロック無効化を開始」VIは、有効/無効の切り替えを行うクロック領域と同じクロック領域で使用することができません。これらのVIは、有効/無効の切り替えを行うクロックとは異なるクロック領域で使用してください。
−61049 クロックの有効/無効の切り替えを行うには、「ランタイム時の有効/無効切り替えをサポート」オプションが必要です。「FPGAクロック有効化を開始」または「FPGAクロック無効化を開始」VIに配線されたクロックは、「ランタイム時の有効/無効切り替えをサポート/要求」オプションが有効になっていません。有効/無効の切り替えを行いたいベースクロックを右クリックして、「プロパティ」を選択し、プロパティダイアログで、「ランタイム時の有効/無効切り替えをサポート/要求」オプションを選択してください。このオプションが設定不可である場合、選択されたクロックはランタイム時の有効/無効の切り替えをサポートしていません。
−61047 同期表示を使用する制御器または表示器は、シングルサイクルタイミングループではサポートされていません。シングルサイクルタイミングループをWhileループに置き換えるか、制御器または表示器の同期表示の選択を解除してください。
−61038 タイミング関数で「ミリ秒」オプションはサポートされていません。タイミング関数は、「ミリ秒」オプションで構成されていますが、<ClockRate> MHzの周波数をクロック領域として派生クロックを作成する場合、正確なミリ秒単位で作成することはできません。タイミング関数を変更して、「ティック」オプションを使用するか、または1kHzの倍数の周波数を持つクロック領域を使用してください。
−61036 タイミング関数で「マイクロ秒」オプションはサポートされていません。タイミング関数は、「マイクロ秒」オプションで構成されていますが、<ClockRate> MHzの周波数をクロック領域として派生クロックを作成する場合、正確なマイクロ秒単位で作成することはできません。タイミング関数を変更して、「ティック」オプションを使用するか、または1 MHzの倍数の周波数を持つクロック領域を使用してください。
−61035 タイミング関数で「ミリ秒」および「マイクロ秒」オプションはサポートされていません。タイミング関数は、「マイクロ秒」または「ミリ秒」オプションで構成されていますが、この関数が配置されているクロック領域は変数周波数クロックを使用します。タイミング関数を変更して、「ティック」オプションを使用するか、または変数ではない周波数を持つクロック領域を使用してください。
−61034 ターゲットに対して無効なトップレベルクロック。現在ＦＰＧＡターゲットのトップレベルクロックとして構成されている「<InvalidTopClockName>」は、プロジェクト上に存在していないか、または無効です。FPGAターゲットのプロパティから有効なトップレベルクロックを選択するか、プロジェクトに「<InvalidTopClockName>」という名前の有効なクロックを追加してください。
−61025 派生クロックの有効/無効の切り替えはサポートされていません。派生クロックの有効/無効の切り替えを試みました。「ランタイム時の有効/無効切り替えをサポート/要求」オプションをサポートするベースクロックのみに対して、有効/無効の切り替えを行ってください。
−61011 サポートされていないFIFOサイズ。選択されたFIFOは、ブロックメモリの実装を使用するように構成されていますが、含まれている要素数は2未満です。ブロックメモリFIFOは少なくとも要素を2つ以上含む必要があります。FIFOのサイズを大きくするか、異なるFIFO実装を使用してください。
−61009 決定されていないLabVIEWクラス。LabVIEWクラスは静的に決定できませんでした。呼び出しチェーン:<呼び出しチェーン>
−61008 トップレベルVI上のクラス制御器または表示器。トップレベルFPGA VIは、フロントパネルにLabVIEWクラスを含めたままコンパイルを行えません。
−61007 条件無効ストラクチャに破損したコードが含まれています。条件無効ストラクチャは、条件無効記号FPGA_EXECUTION_MODEがTHIRD_PARTY_SIMULATIONに設定されている間はコンパイルできません。
−61006 ユーザ提供HDLファイル内の構文エラーHDLコンパイラが、以下のエラーを報告しました:
−61005 シミュレーションでサポートされていないオブジェクト。パスワード保護されたVIは、シミュレーションで使用できません。パスワードを入力するか、設計からVIを除外してください。
−61004 FIFOオブジェクトはシミュレーションでサポートされていません。このターゲットでは、FIFOの組込制御論理および「ターゲットに最適」制御論理はシミュレーションエクスポートでサポートされていません。このエラーを修正するためには、オブジェクトを削除する、シミュレーションエクスポートでオブジェクトを無効にするように条件無効ストラクチャを使用する、FIFOの制御論理プロパティをスライスファブリックに変更する、のいずれかのオプションを使用してください。
−61003 Forループがシングルサイクルタイミングループ内にある場合は、Forループにこのループを含めることはできません。
−61002 配列サイズが現ノードの制限値を超えています。 (シングルサイクルタイミングループ内にある場合のみ)配列サイズが現ノードの制限値を超えています。 (シングルサイクルタイミングループ内にある場合のみ)配列サイズを削減するか、コードをタイミングループの外に移動します。
61050 関数に渡されているパラメータは無効です。
61051 要求されたメモリを使用できなかったため操作を完了できませんでした。
61052 HDL コード生成エラーが発生しました。
61053 リソースマネージメントエラーが発生しました。リソースに競合が発生している可能性があります。
61054 LabVIEW信号を解釈している際にコード生成エラーが発生しました。
61055 内部ソフトウェアエラーです。コード生成中に、LabVIEW FPGAモジュールで内部ソフトウェアエラーが発生しました。ナショナルインスツルメンツの技術サポート (ni.com/support) までご連絡ください。
61056 ダイアグラムで指定されているタイミングは使用できません。
61057 内部的にパイプライン処理されているオブジェクトが、十分な数のフィードバックノードに接続されていません。選択されたオブジェクトは、組み込まれたシフトレジスタを持つため、あるループ反復の出力値がそのまま次の反復の入力値として利用されます。オブジェクトの出力を最小数のフィードバックノードに配線するか、初期化されていないシフトレジスタに配線してください。出力は他のオブジェクトに配線しないでください。シフトレジスタが組み込まれたオブジェクトの詳細については、『LabVIEWヘルプ』を参照してください。
61059 メモリ読み取りメソッドに続くフィードバックノードで不正に初期化オプションが使用されています。FPGA VIには、メモリ読み取りメソッドの後に続いてFPGAリセットメソッドを無視するフィードバックノードが存在します。この構成はサポートされていませんフィードバックノードの初期化オプションを変更するか、初期化端子を切断してください。
61061 メモリ読み取りに続くフィードバックノードでの遅延はサポートされていません。メモリ読み取り後の選択されたフィードバックノードの遅延は1サイクルよりも大きいです。遅延を1サイクルに構成してください。このノードの後にもう1つ別のフィードバックノードを追加して、追加の遅延を作成することができます。
61062 メモリ読み取りメソッドに続くフィードバックノードで有効端子が不正に使用されています。有効化端子は、メモリ読み取りメソッドの後に配線されたフィードバックノードにつながっています。このエラーを修正するには、フィードバックノードを右クリック→有効化端子を表示を選択して、このオプションのチェックマークを外します。有効化端子が必要な場合は、ケースストラクチャ内にメモリ読み取りメソッドおよびフィードバックノードを配置して、フィードバックノードの有効化端子を接続していたワイヤをケースセレクタに配線します。この回避方法を使用すると、ケースストラクチャの出力トンネルでマルチプレクサを実装する必要があるため、パフォーマンスに影響がある場合があります。
61063 初期化定数は、トンネルを介して配線されています。フィードバックノードは、リセットメソッドを無視するように構成されていますが、初期化端子がトンネルを介して定数に配線されています。フィードバックノードがリセットメソッドを無視する場合、初期化端子はトンネルを介さないで直接定数に配線されている必要があります別の方法として、フィードバックノードをFPGA VIが初めて呼び出されたときに初期化するように構成することもできます。
61064 内部ソフトウェアエラーです。内部ソフトウェアエラーが発生しました。下記の情報をni.com/supportからナショナルインスツルメンツ技術サポートにご連絡ください。コード生成が停止されました。