DMAターゲットからホストFIFOからホストへ、またはピアツーピアライタFIFOからピアツーピアリーダFIFOに、データを排出することができます。ピアツーピアライタFIFOを排出する際は、ピアツーピアストリームを有効にする必要があります。そうしないと、排出メソッドでは何も行われません。ピアツーピアライタFIFOを排出し、ピアツーピアライタおよびリーダFIFOを無効にするには、排出して無効 化メソッド。

メモ 排出メソッドは、低レイテンシが重要な場合にのみ使用してください。排出メソッドを過度に使用すると、データ転送速度が低下することがあります。

を使用します。このメソッドを実装する FIFOメソッドノード 。

入力/出力

オプション 説明
FIFO入力 FIFO入力はFIFOを指定します。

配線できます。FIFO制御器、FIFO定数、VI定義FIFO構成 ノード、または別のFIFOメソッドノードのFIFO出力端子を FIFO入力に接続し ます 。
FIFO出力 FIFO出力は、FIFO入力が配線されている場合、FIFO入力をそのまま返します。配線されていない場合は、FIFO出力はFIFOメソッドノードで指定したFIFOを返します。

ハンドシェイクインタフェースとタイムアウトインタフェースを使用してFIFOを排出する場合に、排出メソッドを使用できます。排出メソッドは、のステータスに関係なく機能します。書き込み メソッドです。たとえば、排出は次のような場合にも使用できます。

  • 排出メソッドを使用したときに、書き込みメソッドのタイムアウト?出力でTRUEが返された場合
  • 排出メソッドを使用したときに、書き込みメソッドの入力準備完了出力でFALSEが返された場合

別のFIFO排出の進行中に排出メソッドを使用した場合、LabVIEWは両方の排出を統合します。

シングルサイクルタイミングループに関する注意事項

で排出メソッドを使用する場合シングルサイクルタイミングループの場合、排出メソッドは書き込みメソッドと同じクロック領域に存在する必要があります。そうしないと、FPGA VIをコンパイルしようとしたときに、コード生成エラーが発生します。