逆数関数
- 更新日2025-07-30
- 3分で読める
1を入力値で割ります。
コネクタペーンには、この多態性関数のデフォルトのデータタイプが表示されます。
入力/出力
x
—
xは、スカラ、数値の配列またはクラスタ、数値のクラスタの配列などにできます。 
1/x
—
1/xは、xが0の場合は無限になります。1/xは、xが整数の場合倍精度浮動小数点数になります。 |
固定小数点の詳細
この関数に固定小数点を配線すると、デフォルトではオーバーフローを回避するために逆数の整数ワード長が設定されます。ただし、逆数の精度は無限になる可能性があるため、常に丸め込みの状態が発生します。固定小数点数データの丸め込みの処理方法は、数値ノードプロパティダイアログボックスで設定できます。この関数では、常に飽和というオーバーフローモードによってオーバーフローが処理されます。
FPGAモジュールの詳細
以下の説明は、このオブジェクトをFPGA VIで使用する場合に適用されます。
メモ 以下の詳細は、LabVIEW FPGAモジュールのバージョンごとに変更される場合があります。
| シングルサイクルタイミングループ | サポートされていません。 |
| Usage | この関数を単精度浮動小数点データタイプと使用する場合、リソース使用、レイテンシ、およびシングルサイクルタイミングループのサポートへの影響については、 単精度浮動小数点データタイプを使用 するおよび FPGA設計で使用するデータタイプを決定する トピックを参照してください。 |
| タイミング | この関数は通常、1/xのビット数に比例するクロックサイクルを必要とします。この関数で固定小数点データタイプを使用する場合、四捨五入 - 中間値切り上げ 丸め込みモードを選択すると、その他の2つの丸め込みモードよりも1クロックサイクル多く必要となります。 |
| リソース | 除算はFPGAのリソースを多く消費します。一般に、この関数は、xと1/xのうちデータタイプが大きいほうのビット数に比例するFPGAリソースを必要とします。この関数で固定小数点データタイプを使用する場合、丸め込みモードによってリソースが影響を受ける可能性があります。 |
| メモ | また、「高スループット逆数」関数を使用して、FPGAターゲットで固定小数点数学および解析を行うこともできます。 |
サンプルプログラム
LabVIEWに含まれている以下のサンプルファイルを参照してください。
- labview\examples\Numerics\Numeric Functions.vi