入力値の整数の商と剰余を計算します。この関数は、floor(x/y)を-inf方向の最も近い整数に丸めます。

コネクタペーンには、この多態性関数のデフォルトのデータタイプが表示されます。


icon

入力/出力

  • cdbl.png x —

    xは、スカラ、数値の配列またはクラスタ、数値のクラスタの配列などにできます。

  • cdbl.png y —

    yは、スカラ、数値の配列またはクラスタ、数値クラスタの配列などにできます。

  • idbl.png x-y*floor(x/y) —

    x-y*floor(x/y)は剰余です。

    これは、テキストベースのプログラミング言語のモジュロ (剰余) 関数に相当します。yが1の場合、剰余はxの小数の部分になります。

  • idbl.png floor(x/y) —

    floor(x/y)は整数型の商です。どちらかの入力が浮動小数点数の場合、商は小数点部が.0000となる浮動小数点数になります。

    yが1の場合、商はxの整数部分になります。

    • yの整数入力値が0の場合、商は0になり、剰余は被除数xになります。浮動小数点入力では、yが0の場合、商は無限大になり、剰余はデフォルトのNaNになります。

    メモ 実数のすべてをANSI/IEEE規格の浮動小数点で表すことはできません。このため、この関数と浮動小数点の数値を使用すると、LabVIEWで丸め誤差が発生し、予期せぬ結果が生じる場合があります。正確な計算と比較を実現するには、浮動小数点数を整数に変換します。

    FPGAモジュールの詳細

    以下の説明は、このオブジェクトをFPGA VIで使用する場合に適用されます。

    メモ 以下の詳細は、LabVIEW FPGAモジュールのバージョンごとに変更される場合があります。
    シングルサイクルタイミングループ サポートされていません。
    Usage

    除算は、FPGAのリソースと時間をを比較的多く消費します。 n を負の定数として配線した「 2の累乗でスケール 」関数を使用すると、2の累乗で除算する際の効率が向上します。

    この関数は、単精度浮動小数点データタイプをサポートしていません。
    タイミング この関数は、xまたはyのうちデータタイプが大きいほうのビット数に比例するクロックサイクルとレジスタを必要とします。各クロックサイクルは1つのレジスタに対応します。
    リソース この関数は、xまたはyのうちデータタイプが大きいほうのビット数に比例するFPGAリソースを必要とします。