Écrit un élément dans un conduit Flux. L'extrémité attend si le conduit est plein.


icon

Entrées/Sorties

  • ci32.png timeout en ms (-1) —

    timeout en ms indique la durée impartie à l'extrémité, en millisecondes, pour écrire les données spécifiées dans le conduit. Par défaut, la valeur est -1, et ce délai est illimité.

  • cbool.png élément valide? (V) —

    élément valide? spécifie si l'élément est valide. Si VRAI, l'extrémité enregistre le marqueur élément valide?. Si FAUX, l'extrémité ignore la valeur d'élément. L'extrémité ne fait rien si élément valide? et dernier élément? sont tous les deux FAUX. La valeur par défaut est VRAI.

  • ci16.png élément —

    élément spécifie les données à écrire dans le conduit.

  • cbool.png dernier élément? (F) —

    dernier élément? spécifie s'il s'agit du dernier élément que l'extrémité écrit dans le conduit. La valeur par défaut est FAUX. Si VRAI, l'extrémité marque le conduit comme fermé et ignore les appels d'écriture ultérieurs. L'extrémité lecteur peut continuer à lire des données jusqu'à ce que la sortie dernier élément ? de l'extrémité lecteur renvoie VRAI.

  • ci32.png taille (illimité) —

    taille spécifie le nombre maximum d'éléments qui peuvent être bufférisés dans le conduit. La valeur par défaut est illimitée. La taille du conduit est initialisée au premier appel de l'extrémité scripteur, et l'extrémité ignore l'entrée taille par après.

  • ibool.png hors délai? —

    hors délai? renvoie VRAI si la durée spécifiée par timeout en ms s'écoule avant que l'extrémité écrive les données spécifiées dans élément dans le conduit.

  • ii32.png nombre —

    nombre renvoie le nombre d'éléments dans le conduit une fois que l'extrémité l'a mis à jour. Utilisez cette sortie pour surveiller les vitesses d'écriture et de lecture relatives des extrémités du conduit et faire des ajustements si besoin est.

  • iqueuern.png voie —

    conduit est le conduit qui connecte cette extrémité à une extrémité lecteur.

    • Détails du module FPGA

    Les détails suivants s'appliquent lorsque vous utilisez cet objet dans un VI FPGA.

    Remarque Les détails suivants sont susceptibles de changer avec chaque version du LabVIEW FPGA Module .
    Boucle cadencée à un cycle Non supporté.
    Utilisation

    Lorsqu'elle est utilisée sur FPGA, l'entrée size n'a pas de valeur par défaut et doit être connectée à une constante de valeur supérieure à zéro.

    Pour les tableaux, cette extrémité ne supporte que les tableaux à une dimension de taille fixe de types de données supportés. Cette extrémité ne supporte pas les tableaux de taille variable même si le tableau se résout à une taille unique à la compilation.

    Cette extrémité ne supporte pas les classes LabVIEW.

    Si vous utilisez cette extrémité avec le type de données à virgule flottante simple précision, reportez-vous aux rubriques suivantes pour en savoir plus sur l'utilisation des ressources, la latence et les implications du support de la boucle cadencée à un cycle.
    Ressources Cette extrémité requiert des ressources FPGA proportionnelles au nombre spécifié dans taille.
    Remarques Un terminal de conduit d'un sous-VI non réentrant ne peut être connecté qu'à un conduit. Si un sous-VI non réentrant est appelé à partir de plusieurs emplacements, les conduits connectés à un terminal donné doivent se résoudre au même conduit à la compilation.