Structure Condition
- Mise à jour2025-07-30
- Temps de lecture : 3 minute(s)
Contient un ou plusieurs sous-diagrammes (les "conditions"), dont un et un seul s'exécute quand la structure s'exécute. La valeur câblée au sélecteur de condition détermine la condition à exécuter.
Composantes d'une structure Condition
 |
 |
Étiquette du sélecteur—Affiche la ou les valeurs pour lesquelles la condition associée s'exécute. Vous pouvez spécifier une seule valeur ou une gamme de valeurs. Vous pouvez également utiliser l'étiquette du sélecteur pour spécifier une condition par défaut. 
Sous-diagramme (condition)—Contient le code qui s'exécute quand la valeur câblée au sélecteur de condition correspond à la valeur qui apparaît dans l'étiquette du sélecteur. Pour modifier l'ordre ou le nombre de sous-diagrammes, cliquez avec le bouton droit sur le cadre de la structure Condition et sélectionnez l'option appropriée. 
Sélecteur de condition—Sélectionne la condition à exécuter selon la valeur des données en entrée. Les données en entrée peuvent être du type booléen, chaîne, entier, énumération ou cluster d'erreur Le type de données que vous câblez au sélecteur de condition détermine les conditions que vous pouvez entrer dans l'étiquette du sélecteur. Configuration d'une structure Condition
Réorganisation d'une structure Condition
- Ajout de sous-diagrammes entre d ' autres sous-diagrammes
- Se déplacer entre les sous-diagrammes
- Décaler des sous-diagrammes à une position différente dans l ' ordre des sous-diagrammes
- Permuter les sous-diagrammes de deux conditions
- Supprimer une structure Condition sans effacer le code qu'elle contient
Résolution des problèmes d'une structure Condition
Détails du module FPGA
Les détails suivants s'appliquent lorsque vous utilisez cet objet dans un VI FPGA.
| Boucle cadencée à un cycle | Supportée. |
| Utilisation | N/A |
| Cadencement | Dans une boucle cadencée à un cycle -- Lorsque vous utilisez une structure Condition dans une boucle cadencée à un cycle, le délai de logique combinatoire requis pour évaluer le sélecteur de condition est proportionnel à la largeur du type de données en entrée du sélecteur et au nombre de conditions. Le délai de logique combinatoire introduit par les tunnels de sortie est proportionnel au nombre de conditions. En dehors d'une boucle cadencée à un cycle - Lorsque vous utilisez une structure Condition en dehors d'une boucle cadencée à un cycle, il faut un cycle d'horloge pour évaluer le sélecteur de condition. Les tunnels de sortie ne nécessitent aucun cycle d'horloge pour s'exécuter et n'incluent jamais de registre. |
| Ressources | Le sélecteur de condition requiert des ressources FPGA proportionnelles à la largeur du type de données en entrée et au nombre de conditions. Les tunnels de sortie requièrent des ressources FPGA proportionnelles à la largeur du type de données en sortie et au nombre de conditions. |
| Remarques | Les structures Condition complexes peuvent conduire à de longs chemins combinatoires et limiter la fréquence d'horloge maximale d'un domaine d'horloge. |
Exemples
Reportez-vous aux exemples de fichiers inclus avec LabVIEW suivants.
- labview\examples\Structures\Case Structure\Case Structure - Selector Data Types.vi