Générateur de FIFO

Génère des FIFO à ressources et performances optimisées avec des domaines d'horloges de lecture/écriture communs ou indépendants, et des signaux de handshake et des marqueurs pleins ou vides fixes ou programmables optionnels. Le générateur de FIFO fournit une sélection de types de ressources mémoire pour l'implémentation, comme la détection et la correction d'erreurs basées sur code Hamming et la capacité d'injection d'erreur pour l'aide de test de système pour assurer l'intégrité des données. La largeur et la profondeur des FIFO peuvent être paramétrées et, pour les FIFO d'interface native, les largeurs des ports de lecture et écriture asymétriques sont aussi supportées.

Dans l'onglet Élément, cliquez sur Configurer IP Xilinx pour configurer les entrées et les sorties de ce nœud.

Licence requise : Non

Interface : AXI4, AXI4-Stream, AXI4-Lite

1378